一种1Hz‑1GHz时钟产生电路及方法技术

本发明专利技术公开了一种1Hz‑1GHz时钟产生电路及方法，属于时钟信号技术领域，时钟产生电路包括直接数字频率合成器、带通滤波器、分频器、FPGA、第一锁相环单元、第二锁相环单元以及多路复用器。本发明专利技术将1Hz‑1GHz分为四个频段，对150MHz～300MHz这一频段，采用DDS实现；对4.6875MHz～150MHz这一频段，采用分频器实现；对1Hz～4.6875MHz这一频段，采用FPGA分频实现；对高频段300MHz～1GHz，将DDS产生的150MHz～300MHz的信号作为参考信号，利用锁相环实现；本发明专利技术根据频段特点采取不同的实现方法，使产生的时钟信号频率范围宽、频率分辨率高，并具有较好的杂散、相位噪声等指标。

【技术实现步骤摘要】
一种1Hz-1GHz时钟产生电路及方法
本专利技术属于时钟信号
，具体涉及一种1Hz-1GHz时钟产生电路及方法。
技术介绍
随着自动测试技术的发展，对时钟信号的要求越来越高，主要体现在：第一，要求时钟频率范围宽，低频段频率相比以往更低，而高频段频率相比以往更高；第二，要求时钟的分辨率高，能以很小的频率分辨率实现对时钟频率的灵活设置；第三，对时钟的信号质量要求高，包括相位噪声、频率稳定度等。传统的时钟一般利用晶体或晶振直接实现或者对其进行倍频分频实现，频率一般为固定频点，如10MHz、100MHz等。近年来，有些时钟电路采用了DDS(直接的数字频率合成器)直接产生时钟信号，这种电路产生的时钟信号可以具有较高的频率分辨率。现有的两种时钟产生方法如图1所示，图1(a)采用晶体或晶振直接产生或者通过倍频分频产生的时钟，其频率较为固定，一般为单一频点，使用场合比较固定，使用场合变化后通常需要重新设计电路；图1(b)单纯采用DDS产生时钟的方法虽然能够实现一定频段内具有较高频率分辨率的时钟信号，但是其产生的信号最高频率受到了参考时钟频率的制约(不到其参考时钟频率的1/2，一般为0.4倍)，频率范围较窄。
技术实现思路
针对现有技术中存在的上述技术问题，本专利技术提出了一种1Hz-1GHz时钟产生电路及方法，设计合理，克服了现有技术的不足，具有良好的效果。为了实现上述目的，本专利技术采用如下技术方案：一种1Hz-1GHz时钟产生电路，包括直接数字频率合成器、带通滤波器、分频器、FPGA、第一锁相环单元、第二锁相环单元以及多路复用器；直接数字频率合成器，被配置为用于产生150MHz～300MHz的频率；带通滤波器，被配置为用于对直接数字频率合成器产生的150MHz～300MHz信号进行滤波；分频器，被配置为用于对一路150MHz～300MHz信号进行2/4/8/16/32次分频；FPGA，被配置为用于产生1Hz～4.6875MHz的频率；第一锁相环单元包括第一频率合成器、第一环路滤波器和第一压控振荡器；第一频率合成器，被配置为用于将第一压控振荡器产生的信号与参考信号的频率相位进行比较；第一环路滤波器，被配置为用于对第一频率合成器产生的信号进行滤波；第一压控振荡器，被配置为用于产生800MHz的信号；第二锁相环单元包括第二频率合成器、第二环路滤波器和第二压控振荡器；第二频率合成器，被配置为用于将第二压控振荡器产生的信号与直接数字频率合成器产生的信号频率相位进行比较；第二环路滤波器，被配置为用于对第二频率合成器产生的信号进行滤波；第二压控振荡器，被配置为用于产生300MHz～1GHz的信号；多路复用器，被配置为用于将四路不同频段的信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号；直接数字频率合成器采用频率为800MHz的参考信号作为参考时钟，产生频率为150MHz～300MHz的信号至带通滤波器滤波，经过带通滤波器滤波后分别进入分频器、多路复用器以及第二锁相环单元，通过分频器分频后产生的信号，其中一路进入多路复用器，另外一路取4.6875MHz～9.375MHz频段进入FPGA进行分频，经过分频后得到1Hz～4.6875MHz的信号进入多路复用器，进入第二锁相环单元的信号通过其第二压控振荡器产生300MHz～1GHz的信号进入多路复用器，多路复用器将产生的1Hz～4.6875MHz信号、4.6875MHz～150MHz信号、150MHz～300MHz以及300MHz～1GHz四路信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号。此外，本专利技术还提到一种1Hz-1GHz时钟产生方法，该方法采用如上所述的1Hz-1GHz时钟产生电路，包括如下步骤：步骤1：用内部10MHz恒温晶振或者外部10MHz信号作为参考，通过第一锁相环单元的第一压控振荡器产生800MHz的参考信号；步骤2：直接数字频率合成器采用频率为800MHz的参考信号作为参考时钟，产生频率为150MHz～300MHz的信号；步骤3：直接数字频率合成器产生的150MHz～300MHz信号经过带通滤波器滤波后，分为三路；其中第一路信号通过分频器进行2/4/8/16/32次分频，得到4.6875MHz～150MHz的信号；第二路信号直接进入多路复用器；第三路信号进入第二锁相环单元；步骤4：通过分频器分频后产生的4.6875MHz～150MHz的信号，其中一路直接进入多路复用器；另外一路取4.6875MHz～9.375MHz频段进入FPGA进行分频，得到1Hz～4.6875MHz的信号；步骤5：进入第二锁相环单元的第三路信号作为参考信号，通过第二锁相环单元的第二压控振荡器产生300MHz～1GHz的信号；步骤6：多路复用器将步骤2-步骤5产生的1Hz～4.6875MHz信号、4.6875MHz～150MHz信号、150MHz～300MHz以及300MHz～1GHz四路信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号。本专利技术所带来的有益技术效果：1、本专利技术根据四个频段采取不同的方法，产生了频率范围覆盖1Hz～1GHz、频率分辨率达到μHz级的定时同步时钟信号，产生的时钟信号具有频率范围宽、频率分辨率高的特点。2、本专利技术对150MHz～300MHz这一基础频段，采用直接数字频率合成器实现并进行滤波，使频率分辨率高，同时保证了信号的高质量(杂散、相位噪声等指标好)。3、本专利技术对4.6875MHz～150MHz这一频率较高、需要分频次数有限的频段，采用分频次数可选的分频器实现。4、本专利技术对1Hz～4.6875MHz这一频率较低、分频次数高、分频次数变化多的频段，采用FPGA分频实现。5、本专利技术对高频段300MHz～1GHz，将直接数字频率合成器产生的150MHz～300MHz的信号作为参考信号，利用锁相环实现，而非单纯倍频实现，使产生的时钟信号具有较好的杂散、相位噪声等指标，相比现有技术优势较为突出。6、本专利技术产生的时钟信号频率设置方便灵活，应用场合广泛，能为多种自动测试系统提供定时同步时钟信号。附图说明图1(a)为现有采用晶体或晶振直接产生或者通过倍频分频产生时钟的示意图。图1(b)为采用DDS产生时钟的示意图。图2为1Hz～1GHz时钟产生电路原理示意图。图3为参考时钟产生原理示意图。具体实施方式下面结合附图以及具体实施方式对本专利技术作进一步详细说明：本专利技术所设计的1Hz-1GHz时钟产生电路如图2所示。本专利技术结合现有时钟产生方法的优点，将1Hz～1GHz整个频段划分为4个频段：1Hz～4.6875MH、4.6875MHz～150MHz、150MHz～300MHz和300MHz～1GHz，根据每一频段的特点，分别采用不同的方法实现，四路不同频段的信号通过多路复用器合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号发生。其中，150MHz～300MHz是最为关键的频段，这一频段的信号利用DDS直接产生，其余各频段的信号都是在这一频段信号的基础上产生，DDS采用频率为800MHz的高质量信号作为参考时钟。800MHz的参考信号通过如图3所示的锁相环实现，该锁相环可以用内部1本文档来自技高网...

【技术保护点】
一种1Hz‑1GHz时钟产生电路，其特征在于：包括直接数字频率合成器、带通滤波器、分频器、FPGA、第一锁相环单元、第二锁相环单元以及多路复用器；直接数字频率合成器，被配置为用于产生150MHz～300MHz的频率；带通滤波器，被配置为用于对直接数字频率合成器产生的150MHz～300MHz信号进行滤波；分频器，被配置为用于对一路150MHz～300MHz信号进行2/4/8/16/32次分频；FPGA，被配置为用于产生1Hz～4.6875MHz的频率；第一锁相环单元包括第一频率合成器、第一环路滤波器和第一压控振荡器；第一频率合成器，被配置为用于将第一压控振荡器产生的信号与参考信号的频率相位进行比较；第一环路滤波器，被配置为用于对第一频率合成器产生的信号进行滤波；第一压控振荡器，被配置为用于产生800MHz的信号；第二锁相环单元包括第二频率合成器、第二环路滤波器和第二压控振荡器；第二频率合成器，被配置为用于将第二压控振荡器产生的信号与直接数字频率合成器产生的信号频率相位进行比较；第二环路滤波器，被配置为用于对第二频率合成器产生的信号进行滤波；第二压控振荡器，被配置为用于产生300MHz～1GHz的信号；多路复用器，被配置为用于将四路不同频段的信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号；直接数字频率合成器采用频率为800MHz的参考信号作为参考时钟，产生频率为150MHz～300MHz的信号至带通滤波器滤波，经过带通滤波器滤波后分别进入分频器、多路复用器以及第二锁相环单元，通过分频器分频后产生的信号，其中一路进入多路复用器，另外一路取4.6875MHz～9.375MHz频段进入FPGA进行分频，经过分频后得到1Hz～4.6875MHz的信号进入多路复用器，进入第二锁相环单元的信号通过其第二压控振荡器产生300MHz～1GHz的信号进入多路复用器，多路复用器将产生的1Hz～4.6875MHz信号、4.6875MHz～150MHz信号、150MHz～300MHz以及300MHz～1GHz四路信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号。...

【技术特征摘要】
1.一种1Hz-1GHz时钟产生电路，其特征在于：包括直接数字频率合成器、带通滤波器、分频器、FPGA、第一锁相环单元、第二锁相环单元以及多路复用器；直接数字频率合成器，被配置为用于产生150MHz～300MHz的频率；带通滤波器，被配置为用于对直接数字频率合成器产生的150MHz～300MHz信号进行滤波；分频器，被配置为用于对一路150MHz～300MHz信号进行2/4/8/16/32次分频；FPGA，被配置为用于产生1Hz～4.6875MHz的频率；第一锁相环单元包括第一频率合成器、第一环路滤波器和第一压控振荡器；第一频率合成器，被配置为用于将第一压控振荡器产生的信号与参考信号的频率相位进行比较；第一环路滤波器，被配置为用于对第一频率合成器产生的信号进行滤波；第一压控振荡器，被配置为用于产生800MHz的信号；第二锁相环单元包括第二频率合成器、第二环路滤波器和第二压控振荡器；第二频率合成器，被配置为用于将第二压控振荡器产生的信号与直接数字频率合成器产生的信号频率相位进行比较；第二环路滤波器，被配置为用于对第二频率合成器产生的信号进行滤波；第二压控振荡器，被配置为用于产生300MHz～1GHz的信号；多路复用器，被配置为用于将四路不同频段的信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号；直接数字频率合成器采用频率为800MHz的参考信号作为参考时钟，产生频率为150MHz～300MHz的信号至带通滤波器滤波，经过带通滤波器滤波后分别进入分频器、多路复用器以及第二锁相环单元，通过分频器分频后产生的信号，其中一路进入多路复用器，另外一路取4.6875MHz～9.375MHz频段进入FPGA进行分频，经过分频后得到1Hz～4.6875MHz的信号进入多路...

【专利技术属性】
技术研发人员：赵金鹏，白月胜，李振风，陶芳胜，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东,37