成像像素阵列和处理器系统技术方案

本公开涉及一种成像像素阵列和处理器系统。所述成像像素阵列包括：第一衬底层；第二衬底层；在所述第一衬底层中形成的p型光电二极管；源极跟随器晶体管，其中所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；以及互连层，所述互连层将所述第一衬底层耦接到所述第二衬底层。

Imaging pixel array and processor system

The present disclosure relates to an imaging pixel array and a processor system. The imaging pixel array includes a first substrate; a second substrate layer; P type photodiode formed on the first substrate layer; a source follower transistor, wherein the source follower transistor is P channel metal oxide semiconductor field effect transistor; and the interconnection layer, the interconnect layer the first substrate layer is coupled to the second substrate layer.

【技术实现步骤摘要】
成像像素阵列和处理器系统
本技术整体涉及成像系统，并且更具体地讲，涉及使用基于孔的光电二极管的成像系统。
技术介绍
现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。成像传感器(有时称为成像器)可由二维图像感测像素阵列形成。每个像素包括接收入射光子(光)并将光子转变为电信号的光敏元件。有时，图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。图像传感器可以是互补金属氧化物半导体(CMOS)图像传感器。常规CMOS图像传感器可包括n型钉扎光电二极管，以收集光电二极管。常规CMOS图像传感器还可使用n沟道金属氧化物半导体场效应晶体管(NMOS晶体管)。然而，这些常规CMOS图像传感器可经历较高暗电流和像素读出噪音。因此希望能够为图像传感器提供改善的像素设计。
技术实现思路
根据一个实施例，提供了一种成像像素阵列，包括：第一衬底层；第二衬底层；在所述第一衬底层中形成的p型光电二极管；源极跟随器晶体管，其中所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；以及互连层，所述互连层将所述第一衬底层耦接到所述第二衬底层。优选地，所述成像像素阵列还包括：在所述第一衬底层中形成的转移晶体管。优选地，所述成像像素阵列还包括：在所述第二衬底层中形成的重置晶体管，其中所述重置晶体管是p沟道金属氧化物半导体场效应晶体管。优选地，所述成像像素阵列还包括：在所述第二衬底层中形成的行选择晶体管，其中所述行选择晶体管是p沟道金属氧化物半导体场效应晶体管。优选地，所述互连层包括金属。优选地，所述成像像素阵列还包括：在所述第一衬底层中形成的浮动扩散区，其中所述浮动扩散区包括轻掺杂p型浮动扩散区。优选地，所述成像像素阵列还包括：在所述第二衬底层中形成的额外的浮动扩散区，其中所述额外的浮动扩散区包括轻掺杂p型浮动扩散区。优选地，所述互连层插置在所述浮动扩散区和所述额外的浮动扩散区之间。优选地，所述成像像素阵列还包括第三衬底层，其中所述第三衬底层包括选自由以下项构成的组中的一个或多个电路：时钟生成电路、像素寻址电路、信号处理电路、模拟数字转换器电路、数字图像处理电路和系统接口电路。优选地，所述成像像素阵列还包括：额外的互连层，所述额外的互连层将所述第二衬底层耦接到所述第三衬底层。优选地，所述成像像素阵列还包括：在所述第一衬底层的背侧上形成的钝化层。优选地，所述成像像素阵列还包括：与所述p型光电二极管相邻的n型掺杂钉扎层。优选地，所述源极跟随器晶体管形成于所述第二衬底层中。根据另一个实施例，提供了一种处理器系统，包括中央处理单元、存储器、输入-输出电路、以及成像设备，其中所述成像设备包括具有图像像素阵列的图像传感器，并且其中所述图像传感器包括：上部晶圆，其中所述上部晶圆包括p型钉扎光电二极管阵列；中部晶圆；具有至少一个处理电路的下部晶圆；源极跟随器晶体管，所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；第一互连层，所述第一互连层将所述上部晶圆耦接至所述中部晶圆；以及第二互连层，所述第二互连层将所述中部晶圆耦接至所述上部晶圆。优选地，所述中部晶圆具有耦接至所述第二互连层的硅通孔。优选地，所述中部晶圆还包括重置晶体管和行选择晶体管，其中所述重置晶体管和所述行选择晶体管两者都是p沟道金属氧化物半导体场效应晶体管。优选地，所述图像传感器还包括：在所述上部晶圆的背侧上形成的钝化层。优选地，所述钝化层包括所述上部晶圆中的n型注入物。优选地，所述钝化层包括带正电的薄膜。优选地，所述源极跟随器晶体管形成于所述中部晶圆中。附图说明图1是根据本技术实施方案的具有图像传感器的示例性电子设备的示意图。图2是根据本技术实施例的具有多个接合在一起的衬底的示例性图像传感器的透视图。图3是根据本技术的一个实施例的具有p型光电二极管和PMOS晶体管的示例性像素的电路图。图4是根据本技术的一个实施例的形成图2和图3所示类型的图像传感器的示例性方法的流程图。图5为根据本技术的实施例的处理器系统的框图，该处理器系统采用图1-4的实施例。具体实施方式本技术的实施方案涉及具有背照式像素的图像传感器。为了减少图像传感器中的暗电流和像素读出噪音，像素可包括p型基于孔的钉扎光电二极管。存储于p型钉扎光电二极管中的电荷可被转移至p型浮动扩散(FD)节点，并被像素电路读出，该像素电路使用p沟道金属氧化物半导体场效应晶体管(在本文有时称为PMOS晶体管或p沟道MOSFET)。另外，像素电路可拆分到多个晶圆。这种布置可使得像素光电二极管具有比像素电路整体都在单个晶圆上的情况更大的尺寸。图1中示出了具有数字相机模块的电子设备。电子设备10可以是数字照相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器14和一个或多个透镜28。在操作期间，透镜28(有时称为光学器件28)将光聚焦到图像传感器14上。图像传感器14包括将光转换成数字数据的光敏元件(如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器14可包括偏置电路信号缓冲电路(如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟数字(ADC)转换器电路、数据输出电路、存储器(如，数据缓冲电路)、寻址电路等。可将来自图像传感器14的静态图像数据和视频图像数据经由路径26提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC))中，相机传感器14以及图像处理和数据格式化电路16在共用集成电路芯片上实现。使用单个集成电路芯片来实施相机传感器14以及图像处理和数据格式化电路16能够有助于降低成本。不过，这仅为示例性的。如果需要，可使用单独的集成电路芯片来实现相机传感器14以及图像处理和数据格式化电路16。相机模块12可通过路径18将采集的图像数据传送到主机子系统20(例如，图像处理和数据格式化电路16可将图像数据传送到子系统20)。电子设备10通常向用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用程序的能力。为实现这些功能，电子设备10的主机子系统20可包括存储和处理电路24以及输入-输出设备22，诸如小键盘、输入-输出端口、操纵杆和显示器。存储和处理电路24可包括易失性和非易失性的存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。图2示出了图1中的示例性图像传感器，诸如图像传感器14。图像传感器14可通过以下方式来感测光：将碰撞光子转换成积聚(收集)到传感器像素中的电子或空穴。当p型光电二极管可将碰撞光子转化为孔时，n型光电二极管可将碰撞光子转化为电子。在完成积聚周期之后，收集到的电荷可本文档来自技高网...

【技术保护点】
一种成像像素阵列，其特征在于包括：第一衬底层；第二衬底层；在所述第一衬底层中形成的p型光电二极管；源极跟随器晶体管，其中所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；以及互连层，所述互连层将所述第一衬底层耦接到所述第二衬底层。

【技术特征摘要】
2016.02.08 US 62/292,630;2016.05.23 US 15/161,4851.一种成像像素阵列，其特征在于包括：第一衬底层；第二衬底层；在所述第一衬底层中形成的p型光电二极管；源极跟随器晶体管，其中所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；以及互连层，所述互连层将所述第一衬底层耦接到所述第二衬底层。2.根据权利要求1所述的成像像素阵列，其特征在于还包括：在所述第一衬底层中形成的转移晶体管。3.根据权利要求2所述的成像像素阵列，其特征在于还包括：在所述第二衬底层中形成的重置晶体管，其中所述重置晶体管是p沟道金属氧化物半导体场效应晶体管。4.根据权利要求3所述的成像像素阵列，其特征在于还包括：在所述第二衬底层中形成的行选择晶体管，其中所述行选择晶体管是p沟道金属氧化物半导体场效应晶体管。5.根据权利要求1所述的成像像素阵列，其特征在于所述互连层包括金属。6.根据权利要求1所述的成像像素阵列，其特征在于还包括：在所述第一衬底层中形成的浮动扩散区，其中所述浮动扩散区包括轻掺杂p型浮动扩散区。7.根据权利要求6所述的成像像素阵列，其特征在于还包括：在所述第二衬底层中形成的额外的浮动扩散区，其中所述额外的浮动扩散区包括轻掺杂p型浮动扩散区。8.根据权利要求7所述的成像像素阵列，其特征在于所述互连层插置在所述浮动扩散区和所述额外的浮动扩散区之间。9.根据权利要求6所述的成像像素阵列，其特征在于还包括：第三衬底层，其中所述第三衬底层包括选自由以下项构成的组中的一个或多个电路：时钟生成电路、像素寻址电路、信号处理电路、模拟数字转换器电路、数字图像处理电路和系统接口电路。10...

【专利技术属性】
技术研发人员：李宏伟，J·贝克，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US