堆叠的SPAD图像传感器制造技术

本发明专利技术涉及具有接合在一起的CMOS芯片和成像芯片的堆叠的SPAD图像传感器以及相关的形成方法，以改进SPAD图像传感器的填充因子。在一些实施例中，成像芯片具有设置在第二衬底内的多个SPAD单元。CMOS芯片具有设置在第一衬底上方的第一互连结构。成像芯片具有设置在第二衬底和第一互连结构之间的第二互连结构。CMOS芯片和成像芯片通过沿着设置在第一互连结构和第二互连结构之间的界面接合在一起。

Stacked SPAD image sensor

The present invention relates to stacked SPAD image sensors having joined CMOS chips and imaging chips, and related forming methods to improve fill factor of SPAD image sensors. In some embodiments, the imaging chip has a plurality of SPAD units disposed within the second substrate. The CMOS chip has a first interconnect structure disposed over the first substrate. The imaging chip has a second interconnect structure disposed between the second substrate and the first interconnect structure. The CMOS chip and the imaging chip are joined together along an interface disposed between the first interconnect structure and the second interconnect structure.

【技术实现步骤摘要】
堆叠的SPAD图像传感器
本专利技术的实施例涉及集成电路器件，更具体地，涉及堆叠的SPAD图像传感器。
技术介绍
数码相机和光学成像器件均采用图像传感器。图像传感器将光学图像转化为可以表示为数字图像的数字数据。典型的图像传感器包括像素传感器的阵列，该像素传感器是用于将光学图像转化为电信号的单元器件。像素传感器通常表现为电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)器件。雪崩光电二极管(APD)是与传统CMOS器件兼容的固体器件。当反向偏置的p-n结接收额外的载流子(诸如由入射辐射产生的载流子)时，可以触发雪崩过程。例如，为了检测低强度辐射，在击穿电压之上偏置p-n结，从而允许单光子产生的载流子触发可以检测到的雪崩电流。以这种模式操作的图像传感器是已知的单光子雪崩二极管(SPAD)图像传感器或盖革式雪崩光电二极管或G-APD。
技术实现思路
本专利技术的实施例提供了一种堆叠的单光子雪崩二极管(SPAD)图像传感器，包括：CMOS芯片，包括设置在第一衬底上方的第一互连结构，所述第一衬底具有设置在所述第一衬底上的CMOS器件；以及成像芯片，包括布置在第二衬底的正面和所述CMOS芯片之间的第二互连结构，其中，多个单光子雪崩二极管(SPAD)单元设置在所述第二衬底的所述正面内；其中，所述CMOS芯片和所述成像芯片沿着设置在所述第一互连结构和所述第二互连结构之间的界面接合在一起。本专利技术的另一实施例提供了一种形成堆叠的单光子雪崩二极管(SPAD)图像传感器的方法，包括：在第一衬底上方形成第一互连结构；在第二衬底的正面内形成多个SPAD单元；在所述多个SPAD单元的正面上方形成第二互连结构；将所述第二互连结构接合至所述第一互连结构。本专利技术的又一实施例提供了一种形成堆叠的单光子雪崩二极管(SPAD)图像传感器的方法，包括：在第一衬底内形成多个有源器件；在所述第一衬底上方形成第一互连结构；在第二衬底的正面内形成多个SPAD单元；在所述第二衬底的所述正面上方形成第二互连结构；以及将所述第一衬底和所述第二衬底接合，从而使得所述多个SPAD单元通过所述第一互连结构和所述第二互连结构相应地连接至所述多个有源器件。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了包括接合在一起的CMOS芯片和成像芯片的堆叠的SPAD图像传感器的一些实施例的截面图。图2示出了堆叠的SPAD图像传感器的成像芯片的一些附加实施例的截面图。图3示出了图2的成像芯片的一些实施例的顶视图。图4示出了包括接合在一起的CMOS芯片和成像芯片的堆叠的SPAD图像传感器的一些附加实施例的截面图。图5至图11示出了形成包括接合在一起的CMOS芯片和成像芯片的堆叠的SPAD图像传感器的示出方法的截面图的一些实施例。图12示出了形成包括接合在一起的CMOS芯片和成像芯片的堆叠的SPAD图像传感器的方法的一些实施例的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。SPAD(单光子雪崩二极管)图像传感器可以检测极低强度(例如，单光子)的入射辐射。SPAD图像传感器包括布置为阵列的多个SPAD单元。SPAD单元分别包括p-n结、猝灭电路和读取电路。反向偏置处的p-n结操作远高于其击穿电压。在操作期间，光子产生的载流子移动至p-n结的耗尽区(即，倍增区)并且触发雪崩效应，从而使得可以检测到信号电流。猝灭电路用于切断雪崩效应并且重置SPAD单元。读取电路接收和传送信号电流。传统地，SPAD图像传感器在一个衬底内制造。p-n结和相关电路横向布置并且兼容于CMOS制造工艺。例如，p-n结可以布置在从猝灭电路横向偏移的位置处。然而，这种布置消耗了衬底较大的区域并且限制了进一步的缩放。此外，由于相关电路的占据，这种布置产生了较小的填充因子、光电二极管区与总像素区的比率的参数特征。本专利技术涉及包括接合在一起的CMOS芯片和成像芯片的堆叠的SPAD图像传感器以及相关的形成方法，以改进SPAD图像传感器的填充因子。在一些实施例中，成像芯片包括设置在第二衬底内的多个SPAD单元。CMOS芯片包括设置在第一衬底上方的第一互连结构。成像芯片包括设置在第二衬底和第一互连结构之间的第二互连结构。CMOS芯片和成像芯片沿着第一互连结构和第二互连结构之间的界面接合在一起。在一些实施例中，相应的猝灭电路和/或读取电路布置在CMOS芯片内并且通过第一互连结构和第二互连结构连接至成像芯片的多个SPAD单元。因而，多个SPAD单元可以布置得更加紧凑并且改进填充因子。图1示出了包括接合在一起的CMOS(互补金属氧化物半导体)芯片和成像芯片的堆叠的SPAD图像传感器100的一些实施例的截面图。堆叠的SPAD图像传感器100包括像素101a-101c的阵列。堆叠的SPAD图像传感器100包括通过接合结构124接合在一起的CMOS芯片102和成像芯片112。CMOS芯片102具有多个有源器件110，并且成像芯片112具有多个SPAD单元120。通过垂直布置SPAD单元120和相关的有源器件110并且分别布置在成像芯片112和CMOS芯片102内，可以减小像素101a至101c的横向尺寸并且可以增加堆叠的SPAD图像传感器100的填充因子。在一些实施例中，CMOS芯片102包括设置在第一衬底104上方的第一互连结构108。在一些实施例中，第一互连结构108包括设置在第一ILD层106内的第一多个金属层107。有源器件110设置在第一衬底104内。成像芯片112包括设置在第一互连结构108和第二衬底114之间的第二互连结构118。第二互连结构118包括设置在第二ILD层116内的第二多个金属层117。SPAD单元120设置在第二衬底114内。在一些实施例中，SPAD单元120设置在第二衬底114的正面(面向第二互连结构118)内。在一些实施例中，第二衬底114轻掺杂有第一导电类型的掺杂剂。SPAD单元120分别包括与第一导电类型相反的第二导电类型的第一深阱134和第一重掺杂层138。第一重掺杂层138设置在第一深阱134的凹槽内。在第二衬底114和第一深阱134之间的本文档来自技高网...

【技术保护点】
一种堆叠的单光子雪崩二极管(SPAD)图像传感器，包括：CMOS芯片，包括设置在第一衬底上方的第一互连结构，所述第一衬底具有设置在所述第一衬底上的CMOS器件；以及成像芯片，包括布置在第二衬底的正面和所述CMOS芯片之间的第二互连结构，其中，多个单光子雪崩二极管(SPAD)单元设置在所述第二衬底的所述正面内；其中，所述CMOS芯片和所述成像芯片沿着设置在所述第一互连结构和所述第二互连结构之间的界面接合在一起。

【技术特征摘要】
2015.12.28 US 14/980,3861.一种堆叠的单光子雪崩二极管(SPAD)图像传感器，包括：CMOS芯片，包括设置在第一衬底上方的第一互连结构，所述第一衬底具有设置在所述第一衬底上的CMOS器件；以及成像芯片，包括布置在第二衬底的正面和所述CMOS芯片之间的第二互连结构，其中，多个单光子雪崩二极管(SPAD)单元设置在所述第二衬底的所述正面内；其中，所述CMOS芯片和所述成像芯片沿着设置在所述第一互连结构和所述第二互连结构之间的界面接合在一起。2.根据权利要求1所述的堆叠的SPAD图像传感器，所述多个SPAD单元分别包括：第一导电类型的第一掺杂层，设置在所述第二衬底内；第二导电类型的第一深阱，围绕所述第一掺杂层，所述第二导电类型与所述第一导电类型相反；以及所述第二导电类型的第一重掺杂层，设置在所述第一深阱的上表面的凹槽内；其中，所述第一深阱分隔开所述第一掺杂层和所述第一重掺杂层。3.根据权利要求2所述的堆叠的SPAD图像传感器，还包括：所述第一导电类型的第二掺杂层，设置在所述第一掺杂层的外围区域处；以及所述第一导电类型的第二重掺杂层，设置在所述第二掺杂层的上表面的凹槽内。4.根据权利要求2所述的堆叠的SPAD图像传感器，其中，所述第一掺杂层具有与所述第二衬底相同的导电类型，所述第一掺杂层比所述第二衬底具有更大的掺杂浓度。5.根据权利要求1所述的堆叠的SPAD图像传感器，还包括：金属至金属接合结构，设置在所述第一互连结构和所述第二互连结构之间，其中，所述金属至金属接合结构包括所述第一互连结构的第一顶金属层和所述第二互连结构的第二顶金属层。6.根据权利要求1所述的堆叠的SPAD...

【专利技术属性】
技术研发人员：杨明宪，王俊智，杨敦年，洪丰基，丁世汎，陈春元，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71