一种阵列基板及显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板及显示装置，驱动晶体管的半导体层包括条形部、第一连接部和第二连接部三部分组成，将条形部设置于像素电极在第一方向上的一侧，以将栅极与条形部的交叠区域设置于像素电极在第一方向上的一侧，以提高像素电极在第一方向上两侧的利用率，而可以使像素电极在第二方向上扩大面积，进而提升像素单元的开口率，提高显示装置的显示效果。

Array substrate and display device

The utility model discloses an array substrate and a display device, a driving transistor includes a semiconductor layer, a first connecting bar part and the second connecting part is composed of three parts, the linear part is arranged on one side in the first direction of the pixel electrode to overlap the gate and side bar portion disposed on the pixel electrode in the first the direction, in order to improve the utilization of both sides of the pixel electrode in the first direction of rate, and can make the pixel electrode to enlarge the area in the second direction, and thus enhance the aperture ratio of the pixel unit, to improve the display effect of the display device.

【技术实现步骤摘要】
一种阵列基板及显示装置
本技术涉及显示
，更为具体的说，涉及一种阵列基板及显示装置。
技术介绍
随着信息技术的发展，液晶显示器在信息科学的各个方面得到了广泛的应用，例如，由于薄膜晶体管液晶显示器具有轻、薄、耗电低等优点，被广泛应用于电视、笔记本电脑、移动电话、个人数字助理等现代信息设备中。目前，液晶显示器在市场上的应用越来越重要。阵列基板为液晶显示装置的重要组成部件之一，其包括有多条栅极线和多条数据线，且栅极线和数据线交叉限定多个像素单元。其中，每一像素单元中包括有一驱动晶体管和一像素电极。在显示画面时，栅极线驱动晶体管导通，而后晶体管将数据线发送的信号传输至像素电极，一达到显示画面的目的。由于驱动晶体管区域为遮光区域，故而驱动晶体管的结构设计直接影响像素单元的开口率，因此对驱动晶体管的结构设计是现今技术人员的主要研究方向之一。
技术实现思路
有鉴于此，本技术提供了一种阵列基板及显示装置，驱动晶体管的半导体层包括条形部、第一连接部和第二连接部三部分组成，将条形部设置于像素电极在第一方向上的一侧，以将栅极与条形部的交叠区域设置于像素电极在第一方向上的一侧，以提高像素电极在第一方向上两侧的利用率，而可以使像素电极在第二方向上扩大面积，进而提升像素单元的开口率，提高显示装置的显示效果。为实现上述目的，本技术提供的技术方案如下：一种阵列基板，包括沿第一方向排列的多个像素电极列和多条数据线，每一所述数据线对应一所述像素电极列，且所述数据线沿第二方向延伸，所述第一方向和第二方向交叉，所述数据线通过一驱动晶体管与相应所述像素电极列中一像素电极相连，其中，所述驱动晶体管包括：半导体层，所述半导体层包括沿第二方向延伸的条形部、在所述第二方向上与所述条形部的第一端连通的第一连接部和在所述第一方向上与所述条形部的第二端连通的第二连接部；与所述条形部绝缘交叠设置的栅极；以及，与所述第一连接部接触设置的第一电极，和与所述第二连接部接触设置的第二电极，其中，所述第一电极连接所述数据线，所述第二电极连接所述像素电极。可选的，在所述第二方向上，所述第二连接部位于所述像素电极列中，相邻两个像素电极之间的区域。可选的，所述栅极包括与所述条形部绝缘交叠、且沿所述第二方向排列的第一交叠部和第二交叠部，和连通所述第一交叠部和第二交叠部的连通部。可选的，所述连通部将所述第一交叠部和第二交叠部的同侧一端相连，其中，所述第一交叠部、第二交叠部和连通部组成的栅极呈U形。可选的，在所述阵列基板的出光方向上，位于所述半导体层下方还设置有遮光层；其中，所述遮光层与所述条形部交叠。可选的，所述数据线与所述第一电极位于同一金属层，所述数据线复用所述第一电极，且所述数据线在所述第二方向上与所述条形部交叠设置。可选的，每一所述像素电极列沿所述第二方向均包括第一像素电极至第N像素电极，N为不小于1的整数；其中，在与所有所述像素电极列的第i像素电极连接的所有驱动晶体管中，分别与相邻两所述第i像素电极连接的两个驱动晶体管，其分别对应的栅极相互连接，以形成所述阵列基板的第i栅极线，i为不大于N的正整数。可选的，在所述栅极呈U形时，连接到所述第i栅极线的相邻两个所述栅极，其U形的开口朝向相反。可选的，所述多个像素电极列定义为第一像素电极列至第M像素电极列，且每一所述像素电极列沿所述第二方向均包括第一像素电极至第N像素电极，N为不小于1的整数，M为不小于2的整数；其中，所有偶数的像素电极列的所有像素电极呈阵列排列，所有奇数的像素电极列的所有像素电极呈阵列排列，且所述偶数的像素电极列的第i像素电极所在区域，与所述奇数的像素电极列的第i像素电极所在区域在所述第二方向上错位排列，i为不大于N的正整数。可选的，连接到所述第i栅极线的相邻两个栅极通过一连接线相连通；其中，在连接到所述第i栅极线的相邻两个所述连接线中，一所述连接线位于与其相应的像素电极列的所述第i像素电极和第i+1像素电极之间，另一所述连接线自与其相应的像素电极列的所述第i像素电极所在区域绝缘横穿。可选的，所述阵列基板包括：承载基板；位于所述承载基板一侧的有源层，所述有源层包括所述半导体层；位于所述有源层背离所述承载基板一侧的栅绝缘层；位于所述栅绝缘层背离所述承载基板一侧的第一金属层，所述第一金属层包括所述栅极；位于所述第一金属层背离所述承载基板一侧的隔离层；以及，位于所述隔离层背离所述承载基板一侧的第二金属层，所述第二金属层包括第一电极和第二电极，其中，所述第一电极和第二电极分别通过过孔与所述第一连接部和第二连接部相接触设置。可选的，所述阵列基板包括：承载基板；位于所述承载基板一侧的第一金属层，所述第一金属层包括所述栅极；位于所述第一金属层背离所述承载基板一侧的栅绝缘层；位于所述栅绝缘层背离所述承载基板一侧的有源层，所述有源层包括所述半导体层；位于所述有源层背离所述承载基板一侧的第二金属层，所述第二金属层包括第一电极和第二电极，其中，所述第一电极和第二电极分别与所述第一连接部和第二连接部相接触设置。相应的，本技术还提供了一种显示装置，所述显示装置包括上述的阵列基板。相较于现有技术，本技术提供的技术方案至少具有以下优点：本技术提供了一种阵列基板及显示装置，包括沿第一方向排列的多个像素电极列和多条数据线，每一所述数据线对应一所述像素电极列，且所述数据线沿第二方向延伸，所述第一方向和第二方向交叉，所述数据线通过一驱动晶体管与相应所述像素电极列中一像素电极相连，其中，所述驱动晶体管包括：半导体层，所述半导体层包括沿第二方向延伸的条形部、在所述第二方向上与所述条形部的第一端连通的第一连接部和在所述第一方向上与所述条形部的第二端连通的第二连接部；与所述条形部绝缘交叠设置的栅极；以及，与所述第一连接部接触设置的第一电极，和与所述第二连接部接触设置的第二电极，其中，所述第一电极连接所述数据线，所述第二电极连接所述像素电极。由上述内容可知，本技术提供的技术方案，驱动晶体管的半导体层包括条形部、第一连接部和第二连接部三部分组成，将条形部设置于像素电极在第一方向上的一侧，以将栅极与条形部的交叠区域设置于像素电极在第一方向上的一侧，以提高像素电极在第一方向上两侧的利用率，而可以使像素电极在第二方向上扩大面积，进而提升像素单元的开口率，提高显示装置的显示效果。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1a为本申请实施例提供的一种阵列基板的结构示意图；图1b为图1a中一驱动晶体管区域的结构示意图；图2a为本申请实施例提供的另一种阵列基板的结构示意图；图2b为图2a中一驱动晶体管区域的结构示意图；图3为本申请实施例提供的一种数据线和半导体层的结构示意图；图4为本申请实施例提供的一种栅极线的结构示意图；图5为本申请实施例提供的又一种阵列基板的结构示意图；图6为本申请实施例提供的一种顶栅型阵列基板的结构示意图；图7为本申请实施例提供的一种底栅型阵列基板的结构示意图；图8为本申请实本文档来自技高网...

【技术保护点】
一种阵列基板，包括沿第一方向排列的多个像素电极列和多条数据线，每一所述数据线对应一所述像素电极列，且所述数据线沿第二方向延伸，所述第一方向和第二方向交叉，其特征在于，所述数据线通过一驱动晶体管与相应所述像素电极列中一像素电极相连，其中，所述驱动晶体管包括：半导体层，所述半导体层包括沿第二方向延伸的条形部、在所述第二方向上与所述条形部的第一端连通的第一连接部和在所述第一方向上与所述条形部的第二端连通的第二连接部；与所述条形部绝缘交叠设置的栅极；以及，与所述第一连接部接触设置的第一电极，和与所述第二连接部接触设置的第二电极，其中，所述第一电极连接所述数据线，所述第二电极连接所述像素电极。

【技术特征摘要】
1.一种阵列基板，包括沿第一方向排列的多个像素电极列和多条数据线，每一所述数据线对应一所述像素电极列，且所述数据线沿第二方向延伸，所述第一方向和第二方向交叉，其特征在于，所述数据线通过一驱动晶体管与相应所述像素电极列中一像素电极相连，其中，所述驱动晶体管包括：半导体层，所述半导体层包括沿第二方向延伸的条形部、在所述第二方向上与所述条形部的第一端连通的第一连接部和在所述第一方向上与所述条形部的第二端连通的第二连接部；与所述条形部绝缘交叠设置的栅极；以及，与所述第一连接部接触设置的第一电极，和与所述第二连接部接触设置的第二电极，其中，所述第一电极连接所述数据线，所述第二电极连接所述像素电极。2.根据权利要求1所述的阵列基板，其特征在于，在所述第二方向上，所述第二连接部位于所述像素电极列中，相邻两个像素电极之间的区域。3.根据权利要求1所述的阵列基板，其特征在于，所述栅极包括与所述条形部绝缘交叠、且沿所述第二方向排列的第一交叠部和第二交叠部，和连通所述第一交叠部和第二交叠部的连通部。4.根据权利要求3所述的阵列基板，其特征在于，所述连通部将所述第一交叠部和第二交叠部的同侧一端相连，其中，所述第一交叠部、第二交叠部和连通部组成的栅极呈U形。5.根据权利要求3所述的阵列基板，其特征在于，在所述阵列基板的出光方向上，位于所述半导体层下方还设置有遮光层；其中，所述遮光层与所述条形部交叠。6.根据权利要求1所述的阵列基板，其特征在于，所述数据线与所述第一电极位于同一金属层，所述数据线复用所述第一电极，且所述数据线在所述第二方向上与所述条形部交叠设置。7.根据权利要求1～6任意一项所述的阵列基板，其特征在于，每一所述像素电极列沿所述第二方向均包括第一像素电极至第N像素电极，N为不小于1的整数；其中，在与所有所述像素电极列的第i像素电极连接的所有驱动晶体管中，分别与相邻两所述第i像素电极连接的两个驱动晶体管，其分别对应的栅极相互连接，以形成所述阵列基板的第i栅极线，i为不大于N的正整数。8.根据权利要求7所述的阵列基板，其特征在于，在所述栅极呈U形时，连接到所述第i栅极...

【专利技术属性】
技术研发人员：陈榕，
申请(专利权)人：厦门天马微电子有限公司，
类型：新型
国别省市：福建,35