基于FPGA的多路视频处理系统及其方法技术方案

一基于FPGA的多路视频处理系统及其方法，该处理系统包括：一FPGA数据处理模块，用于处理数据信息，一存储器，用于所述基于FPGA的多路视频处理系统的程序或数据的存取，一USB芯片，和一电源板。其中所述存储器为数据存储器，并且连接所述FPGA，所述USB芯片与所述FPGA连接，发出I2C控制信号，所述电源板与所述FPGA和一待测模块相连接，为所述基于FPGA的多路视频处理系统以及所述待测模块进行供电。本发明专利技术同时对多摄模组进行数据的采集、传送和处理，提高了检测的效率，节省了检测工序。

【技术实现步骤摘要】
基于FPGA的多路视频处理系统及其方法
本专利技术涉及一多路视频的采集、处理和传输的系统和方法，尤其是涉及一基于FPGA的多路视频处理系统，应用于一个特别是多个摄像头的信号采集与处理领域。
技术介绍
FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计(IntegratedCircuitDesign，或称为集成电路设计)验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip－flop)或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。由于FPGA的优点，在摄像头视频处理系统的装置上可以基于FPGA进行开发和设计。现有技术中，检测摄像头图像的系统主要针对的是单摄模组。但是在信号采集与处理领域，多路视频的采集、处理和传输的需求越来越高。目前，一个工装上只能搭载一个摄像模组进行视频的采集处理和传输，而在车载、手机、机器人以及3D(Three-Dimension三维)等高科技领域，单摄像模组已经不能满足所有的需求，多模组已经在各类场合不断被应用。所以，对多模组图像进行检测的系统的需求也越来越高，而目前在工厂中由于现有的测试工装为单摄模组的检测平台，对于多摄像模组，只能以电子开关方式对生成出的模组图像进行检测。这种检测装置和方法导致检测效率低下。
技术实现思路
本专利技术的目的在于提供一基于FPGA的多路视频处理系统，所述基于FPGA的多路视频处理系统包括一FPGA数据处理模块，用于处理数据信息，一存储器，用于所述基于FPGA的多路视频处理系统的程序或数据的存取，一USB芯片，所述基于FPGA的多路视频处理系统能够同时对一工装的单摄模组以及两个以上的多摄模组进行数据的采集、传送和处理。本专利技术的另一目的在于提供一基于FPGA的多路视频处理系统，所述基于FPGA的多路视频处理系统提高了检测工装上双摄的效率，节省了检测工序。本专利技术的另一目的在于提供一基于FPGA的多路视频处理系统，所述基于FPGA的多路视频处理系统将MIPI数据分解模块设置于一测试服务器端，能够充分利用传输的带宽。本专利技术的另一目的在于提供一基于FPGA的多路视频处理系统，所述基于FPGA的多路视频处理系统使用户能够提取目标区域。为了达到上述目的，本专利技术提供一基于FPGA的多路视频处理系统，所述基于FPGA的多路视频处理系统包括：一FPGA数据处理模块，用于处理数据信息，一存储器，用于所述基于FPGA的多路视频处理系统的程序或数据的存取，一USB芯片，和一电源板，其中所述存储器为数据存储器，并且连接所述FPGA，所述USB芯片与所述FPGA连接，发出I2C控制信号，所述电源板与所述FPGA和一待测模块相连接，为所述基于FPGA的多路视频处理系统以及所述待测模块进行供电。在一个实施例中，所述待测模块采用MIPI串行接口模组或者并行接口模组，所述FPGA采用MIPI接口或者并行接口。在一个实施例中，所述待测模块的输入输出参数由一测试服务器设置，所述待测模块含有多个待测单元，其中，所述待测模块的I2C地址通过一仲裁器判决，所述仲裁器与所述测试服务器连接。在一个实施例中，所述USB芯片发出的I2C控制信号通过一I2C分离器分离。在一个实施例中，所述待测模块为I2C地址相同的所述待测单元，所述I2C分离器将I2C控制信号同时发送给各待测单元，反馈选取各待测单元的或值，通过所述I2C分离器发送给所述I2C的发送端。在一个实施例中，所述基于FPGA的多路视频处理系统包括一控制方法，该方法包括以下步骤：(1)所述测试服务器设置所述待测模块的输入输出参数；(2)所述仲裁器判断所述待测模块的I2C地址；(3)所述I2C分离器将USB芯片发出的I2C控制信号进行分离；(4)所述待测模块被所述仲裁器判断为I2C地址相同的所述待测单元，则所述I2C分离器将I2C控制信号同时发送给各待测单元；(5)反馈选取各待测单元的或值，通过所述I2C分离器发送给所述I2C的发送端。在上述实施例中，所述步骤(2)中，所述仲裁器判断所述待测模块为I2C地址不同的所述待测单元，则所述步骤(4)为所述仲裁器直连至各待测单元。在一个实施例中，所述待测模块为I2C地址不同的所述待测单元，通过所述仲裁器直连至各所述待测单元。在一个实施例中，其中所述基于FPGA的多路视频处理系统中的数据流传送通路为：(1)所述待测单元以传输接口模式将所述测试服务器的参数设置传送给一接收器模块；(2)一缓存器模块接受所述接收器模块发送过来的数据，并由一第一仲裁器决定何时读取所述缓存器模块的数据存入所述存储器中；(3)所述存储器中的存储单元储存所述待测单元的模组数据；(4)由一第二仲裁器仲裁后读取的数据放在一缓存器中，由一输出生成模块按序读取；(5)所述输出生成模块将数据按行读取生成数据组合，并形成并行接口的输出时序；(6)一输出模块接受输出生成的图像数据，并形成USB协议输出给所述测试服务器。在一实施例中，读操作由所述第一仲裁器仲裁确定读取哪块内存，仲裁由所述输出生成模块决定如何仲裁。在一实施例中，所述通路(4)中所述输出生成模块与所述第二仲裁器形成一循环数据流子通路，直至数据所述读操作完毕。在一实施例中，其中每个模组数据按照预设存放于所述待测模块中，每个所述模组分多块所述存储单元储存多帧模组数据，其中所述存储单元的数目为存储所述待测模块的存储模块的容量大小与单个待测模块的容量大小的比值。在一实施例中，其中所述存储模块分为n组，n组的数值如上述的比值为存储所述待测模块的存储模块的容量大小与单个待测模块的容量大小的比值，每一组有m个模块，m值等于所述待测模块90的模组数量。在一实施例中，其中每次数据的写和读都按组为单位读写，读和写中间间隔多个模块，并通过读写仲裁确定读写标示值，以保证不会同时读写，造成错屏。在一实施例中，其中所述输出生成模块的输出数据格式为Lsp。在一实施例中，其中所述输出生成模块的时序由用户定义。在一实施例中，其中所述输出模块的输出方式采用UVC模式。在一实施例中，其中在传输过程中不对MIPICSI数据存进行恢复，以保证带宽尽最大可能进行利用。在一实施例中，数据恢复过程在所述服务器端进行。根据本专利技术的另一方面，在一个实施例中，其中所述基于FPGA的多路视频处理系统，包括一数据流传送方法，该方法包括以下步骤：(1)设置所述待测单元的输入输出参数于所述测试服务器；(2)传送参数设置于一接收器模块；(3)接受所述接收器模块发送本文档来自技高网...

【技术保护点】
一基于FPGA的多路视频处理系统，其特征在于，包括：一FPGA数据处理模块，用于处理数据信息，一存储器，用于所述基于FPGA的多路视频处理系统的程序或数据的存取，一USB芯片，和一电源板，其中所述存储器为数据存储器，并且连接所述FPGA，所述USB芯片与所述FPGA连接，发出I2C控制信号，所述电源板与所述FPGA和一待测模块相连接，为所述基于FPGA的多路视频处理系统以及所述待测模块进行供电。

【技术特征摘要】
1.一基于FPGA的多路视频处理系统，其特征在于，包括：一FPGA数据处理模块，用于处理数据信息，一存储器，用于所述基于FPGA的多路视频处理系统的程序或数据的存取，一USB芯片，和一电源板，其中所述存储器为数据存储器，并且连接所述FPGA，所述USB芯片与所述FPGA连接，发出I2C控制信号，所述电源板与所述FPGA和一待测模块相连接，为所述基于FPGA的多路视频处理系统以及所述待测模块进行供电。2.如权利要求1中所述的基于FPGA的多路视频处理系统，其中所述待测模块采用MIPI串行接口模组或者并行接口模组，所述FPGA采用MIPI接口或者并行接口。3.如权利要求1中所述的基于FPGA的多路视频处理系统，其中所述待测模块的输入输出参数由一测试服务器设置，所述待测模块含有多个待测单元，其中，所述待测模块的I2C地址通过一仲裁器判决，所述仲裁器与所述测试服务器连接。4.如权利要求3中所述的基于FPGA的多路视频处理系统，其中所述USB芯片发出的I2C控制信号通过一I2C分离器分离。5.如权利要求4中所述的基于FPGA的多路视频处理系统，其中所述待测模块为I2C地址相同的所述待测单元，所述I2C分离器将I2C控制信号同时发送给各待测单元，反馈选取各待测单元的或值，通过所述I2C分离器发送给所述I2C的发送端。6.如权利要求4中所述的基于FPGA的多路视频处理系统，其中所述待测模块为I2C地址不同的所述待测单元，通过所述仲裁器直连至各所述待测单元。7.如权利要求4中所述的基于FPGA的多路视频处理系统，其中包括一控制方法，该方法包括以下步骤：(A)所述测试服务器设置所述待测模块的输入输出参数；(B)所述仲裁器判断所述待测模块的I2C地址；(C)所述I2C分离器将USB芯片发出的I2C控制信号进行分离；(D)所述待测模块被所述仲裁器判断为I2C地址相同的所述待测单元，则所述I2C分离器将I2C控制信号同时发送给各待测单元；(E)反馈选取各待测单元的或值，通过所述I2C分离器发送给所述I2C的发送端。8.如权利要求7中所述的基于FPGA的多路视频处理系统，其中，所述步骤(2)中，所述仲裁器判断所述待测模块为I2C地址不同的所述待测单元，则所述步骤(4)为所述仲裁器直连至各待测单元。9.如权利要求3至8中任一所述的基于FPGA的多路视频处理系统，其中所述基于FPGA的多路视频处理系统中的数据流传送通路为：(i)所述待测单元以传输接口模式将所述测试服务器的参数设置传送给一接收器模块；(ii)一缓存器模块接受所述接收器模块发送过来的数据，并由一第一仲裁器决定何时读取所述缓存器模块的数据存入所述存储器中；(iii)所述存储器中的存储单元储存所述待测单元的模组数据；(iv)由一第二仲裁器仲裁后读取的数据放在一缓存器中，由一输出生成模块按序读取；(v)所述输出生成模块将数据按行读取生成数据组合，并形成并行接口的输出时序；(vi)一输出模块接受输出生成的图像数据，并形成USB协议输出给所述测试服务器。10.如权利要求9中所述的基于FPGA的多路视频处理系统，其中，读操作由所述第一仲裁器仲裁确定读取哪块内存，仲裁由所述输出生成模块决定如何仲裁。11.如权利要求9中所述的基于FPGA的多路视频处理系统，其中，所述通路(4)中所述输出生成模块与所述第二仲裁器形成一循环数据流子通路，直至数据所述读操作完毕。12.如权利要求9中所述的基于FPGA的多路视频处理系统，其中每个模组数据按照预设存放于所述待测模块中，每个所述模组分多块所述存储单元储存多帧模组数据，其中所述存储单元的数目为存储所述待测模块的存储模块的容量大小与单个待测模块的容量大小的比值。13.如权利要求10中所述的基于FPGA的多路视频处理系统，其中所述存储模块分为n组，n组的数值如上述的比值为存储所述待测模块的存储模块的容量大小与单个待测模块的容量大小的比值，每一组有m个模块，m值等于所述待测模块90的模组数量。14.如权利要求9所述的基于FPGA的多路视频处理系统，其中每次数据的写和读都按组为单位读写，读和写中间间隔多个模块，并通过读写仲裁确定读写标示值，以保证不会同时读写，造成错屏。15.如权利要求9述的基于FPGA的多路视频处理系统，其中所述输出生成模块的输出数据格式为Lsp。16.如权利要求9中所述的基于FPGA的多路视频处理系统，其中所述输出生成模块的时序由用户定义。17.如权利要求9中所述的基于FPGA的多路视频处理系统，其中所述输出模块的输出方式采用UVC模式。18.如权利要求9中所述的基于FPGA的多路视频处理系统，其中在传输过程中不对MIPICSI数据存进行恢复，以保证带宽尽最大可能进行利用。19.如权利要求9中所述的基于FPGA的多路视频处理系统，其中，数据恢复过程在所述服务器端进行。20.如权利要求3至8中任一所述的基于FPGA的多路视频处理系统，其中包括一数据流传送方法，该方法包括以下步骤：(1)设置所述待测单元的输入输出参数于所述测试服务器；(2)传送参数设置于一接收器模块；(3)接受所述接收器模块发送过来的数据于一缓存器模块；(4)仲裁确定何时读取所述缓存器模块的数据于一第一仲裁器；(5)读取所述缓存器模块的数据存入所述存储器中；(6)储存所述待测单元的模组数据于所述存储器中的存储单元；(7)仲裁确定读取内存位置于一第二仲裁器；(8)存储所述读取的数据于一缓存器中；(9)按序读取所述步骤(8)中所述缓存器的数据于一输出生成模块；(10)按行读取生成数据组合于所述输出生成模块；(11)形成并行接口的输出时序；(12)输出生成的图像数据于一输出模块；(13)形成USB协议输出给所述测试服务器。21.如权利要求20所述的基于FPGA的多路视频处理系统，其中所述接收器、所述缓存器的数目...

【专利技术属性】
技术研发人员：余吉军，杜亚凤，丁亮，张锐，
申请(专利权)人：宁波舜宇光电信息有限公司，
类型：发明
国别省市：浙江,33