一种移位寄存器、栅极驱动电路及显示面板制造技术

本发明专利技术公开了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器通过输入模块、第一控制模块、第二控制模块和输出模块，可以实现向栅线输出正常的扫描信号，且该移位寄存器的电路结构相对于现有技术的移位寄存器省去了反相器的结构，电路结构简单且有助于改善信号失真的问题；另外本发明专利技术的移位寄存器中输出模块在第二节点和第三节点的控制下，在不同时间段分别输出第一电源信号和第二电源信号，可以防止第一电源信号与第二电源信号之间出现短路电流而导致发生竞争的现象。

【技术实现步骤摘要】
一种移位寄存器、栅极驱动电路及显示面板
本专利技术涉及显示
，尤其涉及一种移位寄存器、栅极驱动电路及显示面板。
技术介绍
目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的平板显示器因其超薄节能的优点而被大力推广，而在多数的平板显示器中都需要采用栅极集成驱动电路来输出栅极扫描信号控制显示面板实现逐行扫描的功能，使得输入到显示面板的图像数据能够实时刷新，从而实现动态显示。栅极集成驱动电路包括级联的且与栅线一一对应的多个移位寄存器单元，且通过移位寄存器单元来向对应的栅线输入扫描信号，从而实现栅极驱动的功能，这样可以省去单独制作栅极驱动芯片，不但可以降低平板显示器的制作成本，还能缩短其制作周期。现有技术中的移位寄存器电路如图1所示，其主要包括：由晶体管M1～M12和电容C1～C3构成的移位寄存器单元1和反相器单元2；由于移位寄存器单元1输出的扫描信号需要经过反相器单元进行反向处理后再输入到栅线，而随着使用时间的增长，其扫描信号会出现失真现象；并且搭建移位寄存器单元和反相器单元两部分的电路结构所需要的晶体管数目较多，电路结构比较复杂，搭建该电路需要占用显示面板上较大的边框区域，不利于实现显示面板的窄边框设计；另外，如图2所示，其为图1所示移位寄存器单元的工作时序图。其中，在T1阶段，晶体管M1和M2导通，进而导致晶体管M4和M5导通，使得输出端next输出高电平信号；在T2阶段，由于信号端CK2变为低电平，晶体管M4保持上一阶段的导通状态，使得输出端next输出低电平信号，而当输出端next为低电平时，反馈给晶体管M3，从而使得晶体管M3导通，再将高电平信号VGH输出到晶体管M5的栅极使其关闭，但在晶体管M3没导通之前，晶体管M4和M5管都是导通的，使得在高电平信号VGH和低电平信号CK2之间形成短路电流，发生竞争的现象而产生大电流，而此大电流易造成电路中的晶体管发生损坏。因此，如何简化移位寄存器的电路结构，且改善电路输出信号失真及电路内部存在竞争的现象，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供了一种移位寄存器、栅极驱动电路及显示面板，用以解决现有技术中存在的移位寄存器的电路结构较复杂，电路输出信号失真及电路内部存在竞争现象的问题。本专利技术实施例提供了一种移位寄存器，包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，所述输入模块的第一控制端用于输入第一时钟信号，所述输入模块的第二控制端用于输入第二时钟信号，所述输入模块的第三控制端与第一节点相连，所述输入模块的第一输入端用于输入第一电源信号，所述输入模块的第二输入端与信号输入端相连，所述输入模块的输出端与第二节点相连；所述输入模块用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点；所述第一控制模块的第一控制端和第一输入端用于输入所述第一时钟信号，所述第一控制模块的第二控制端与所述信号输入端相连，所述第一控制模块的第三控制端与所述输出模块的输出端相连，所述第一控制模块的第二输入端用于输入第二电源信号，所述第一控制模块的输出端与所述第一节点相连；所述第一控制模块用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点，在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点；所述第二控制模块的第一控制端与所述第一节点相连，所述第二控制模块的第二控制端和第一输入端用于输入所述第二时钟信号，所述第二控制模块的第三控制端与所述第二节点相连，所述第二控制模块的第二输入端用于输入所述第一电源信号，所述第二控制模块的输出端与第三节点相连；所述第二控制模块用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点，在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点；所述输出模块的第一控制端与所述第三节点相连，所述输出模块的第二控制端与所述第二节点相连，所述输出模块的第一输入端用于输入所述第一电源信号，所述输出模块的第二输入端用于输入所述第二电源信号，所述输出模块的输出端用于向对应的栅线输入扫描信号；所述输出模块用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出，在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述输入模块，包括：第一输入单元和第二输入单元；其中，所述第一输入单元的控制端用于输入所述第一时钟信号，所述第一输入单元的输入端与所述信号输入端相连，所述第一输入单元的输出端与所述第二节点相连；所述第一输入单元用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；所述第二输入单元的第一控制端用于输入所述第二时钟信号，所述第二输入单元的第二控制端与所述第一节点相连，所述第二输入单元的输入端用于输入所述第一电源信号，所述第二输入单元的输出端与所述第二节点相连；所述第二输入单元用于在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一输入单元，包括：第一开关晶体管；所述第一开关晶体管的栅极用于输入所述第一时钟信号，源极与所述信号输入端相连，漏极与所述第二节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二输入单元，包括：第二开关晶体管和第三开关晶体管；其中，所述第二开关晶体管的栅极用于输入所述第二时钟信号，源极与所述第三开关晶体管的漏极相连，漏极与所述第二节点相连；所述第三开关晶体管的栅极与所述第一节点相连，源极用于输入所述第一电源信号。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一控制模块，包括：第一子单元和第二子单元；其中，所述第一子单元的控制端用于输入所述第一时钟信号，所述第一子单元的输入端用于输入所述第二电源信号，所述第一子单元的输出端与所述第一节点相连；所述第一子单元用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点；所述第二子单元的第一控制端与所述信号输入端相连，所述第二子单元的第二控制端与所述输出模块的输出端相连，所述第二子单元的输入端用于输入所述第一时钟信号，所述第二子单元的输出端与所述第一节点相连；所述第二子单元用于在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一子单元，包括：第四开关晶体管；所述第四开关晶体管的栅极用于输入所述第一时钟信号，源极用于输入所述第二电源信号，漏极与所述第一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二子单元，包括：第五开关晶体管和第六开关晶体管；其中，所述第五开关晶体管的栅极与所述信号输入端相连，源极用于输入所述第一时钟信号，漏极与所述第六开关晶体管的源极相连；所述第六开关晶体管的栅极与所述输出模块的输出端相连，漏极与所述第一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，所述输入模块的第一控制端用于输入第一时钟信号，所述输入模块的第二控制端用于输入第二时钟信号，所述输入模块的第三控制端与第一节点相连，所述输入模块的第一输入端用于输入第一电源信号，所述输入模块的第二输入端与信号输入端相连，所述输入模块的输出端与第二节点相连；所述输入模块用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点；所述第一控制模块的第一控制端和第一输入端用于输入所述第一时钟信号，所述第一控制模块的第二控制端与所述信号输入端相连，所述第一控制模块的第三控制端与所述输出模块的输出端相连，所述第一控制模块的第二输入端用于输入第二电源信号，所述第一控制模块的输出端与所述第一节点相连；所述第一控制模块用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点，在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点；所述第二控制模块的第一控制端与所述第一节点相连，所述第二控制模块的第二控制端和第一输入端用于输入所述第二时钟信号，所述第二控制模块的第三控制端与所述第二节点相连，所述第二控制模块的第二输入端用于输入所述第一电源信号，所述第二控制模块的输出端与第三节点相连；所述第二控制模块用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点，在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点；所述输出模块的第一控制端与所述第三节点相连，所述输出模块的第二控制端与所述第二节点相连，所述输出模块的第一输入端用于输入所述第一电源信号，所述输出模块的第二输入端用于输入所述第二电源信号，所述输出模块的输出端用于向对应的栅线输入扫描信号；所述输出模块用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出，在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，所述输入模块的第一控制端用于输入第一时钟信号，所述输入模块的第二控制端用于输入第二时钟信号，所述输入模块的第三控制端与第一节点相连，所述输入模块的第一输入端用于输入第一电源信号，所述输入模块的第二输入端与信号输入端相连，所述输入模块的输出端与第二节点相连；所述输入模块用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点；所述第一控制模块的第一控制端和第一输入端用于输入所述第一时钟信号，所述第一控制模块的第二控制端与所述信号输入端相连，所述第一控制模块的第三控制端与所述输出模块的输出端相连，所述第一控制模块的第二输入端用于输入第二电源信号，所述第一控制模块的输出端与所述第一节点相连；所述第一控制模块用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点，在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点；所述第二控制模块的第一控制端与所述第一节点相连，所述第二控制模块的第二控制端和第一输入端用于输入所述第二时钟信号，所述第二控制模块的第三控制端与所述第二节点相连，所述第二控制模块的第二输入端用于输入所述第一电源信号，所述第二控制模块的输出端与第三节点相连；所述第二控制模块用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点，在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点；所述输出模块的第一控制端与所述第三节点相连，所述输出模块的第二控制端与所述第二节点相连，所述输出模块的第一输入端用于输入所述第一电源信号，所述输出模块的第二输入端用于输入所述第二电源信号，所述输出模块的输出端用于向对应的栅线输入扫描信号；所述输出模块用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出，在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块，包括：第一输入单元和第二输入单元；其中，所述第一输入单元的控制端用于输入所述第一时钟信号，所述第一输入单元的输入端与所述信号输入端相连，所述第一输入单元的输出端与所述第二节点相连；所述第一输入单元用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；所述第二输入单元的第一控制端用于输入所述第二时钟信号，所述第二输入单元的第二控制端与所述第一节点相连，所述第二输入单元的输入端用于输入所述第一电源信号，所述第二输入单元的输出端与所述第二节点相连；所述第二输入单元用于在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点。3.如权利要求2所述的移位寄存器，其特征在于，所述第一输入单元，包括：第一开关晶体管；所述第一开关晶体管的栅极用于输入所述第一时钟信号，源极与所述信号输入端相连，漏极与所述第二节点相连。4.如权利要求2所述的移位寄存器，其特征在于，所述第二输入单元，包括：第二开关晶体管和第三开关晶体管；其中，所述第二开关晶体管的栅极用于输入所述第二时钟信号，源极与所述第三开关晶体管的漏极相连，漏极与所述第二节点相连；所述第三开关晶体管的栅极与所述第一节点相连，源极用于输入所述第一电源信号。5.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块，包括：第一子单元和第二子单元；其中，所述第一子单元的控制端用于输入所述第一时钟信号，所述第一子单元的输入端用于输入所述第二电源信号，所述第一子单元的输出端与所述第一节点相连；所述第一子单元用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点；所述第二子单元的第一控制端与所述信号输入端相连，所述第二子单元的第二控制端与所述输出模块的输出端相连，所述第二子单元的输入端用于输入所述第一时钟信号，所述第二子单元的输出端与所述第一节点相连；...

【专利技术属性】
技术研发人员：李玥，向东旭，朱仁远，
申请(专利权)人：上海天马有机发光显示技术有限公司，
类型：发明
国别省市：上海,31