一种正负输出电压抑制电路及方法技术

本发明专利技术提供了一种正负输出电压抑制电路及方法，其由正端电压基准源、正端采样反馈、正端电压比较电路、PMOSFET管、负端电压基准源、负端采样反馈、负端电压比较电路、NMOSFET管组成，本发明专利技术电路的PMOSFET管、NMOSFET管长期工作在饱和区，漏、源极间压降极低，发热量极低，只有当直流供电系统的输出电压超出后级电路允许的最大工作电压时，PMOSFET管、NMOSFET管才会工作在截止区或线性区，这时漏、源极间才有电压降，转换成热能耗散掉,这种正负输出电压抑制电路应用灵活，原理简单，导通内阻低，电压降小，发热量小，易于实现，产品可靠性高，结构紧凑，体积小巧。

【技术实现步骤摘要】
一种正负输出电压抑制电路及方法
本专利技术属于电子设备保护电路领域，涉及一种基于PMOSFET管、NMOSFET管的直流电压，具体涉及一种正负输出电压抑制电路及方法。
技术介绍
应用于前端正负供电电源的输出电压范围超过后级电路的最大工作电压，需要将正负供电电源的输出电压抑制在设定值范围以内，不超过后级电路工作电压的正负最大值，确保后级电路稳定、可靠的工作。目前，主要应用的方案有2种；如图1所示，第1种方法使用一个串联的铁芯电感器和旁路电容器，并辅之以一个高功率瞬态电压抑制器(TVS)。串联的铁芯电感器分担部分输入电压，电压抑制器(TVS)维持两端电压，不超过后级电路工作电压的正负最大值，如图2所示，第2种方法使用DC/DC电源变换器串联在输入电源与后级电路之间，当输入电压发生变化时，DC/DC变换器保持输出电压不变，不超过后级电路工作电压的正负最大值。上述两种方案中存在以下缺点：第1种方法的缺点是需要占用大量的电路板面积资源，为了降低电感器上损耗，减少发热量，一般电感器取得比较大，电感器和电容器常常是系统中最高、最大的组件，造成系统体积大。第2种方法的缺点是如果采用外加2只独立的DC/DC变换器，保持输出电压+Vout、-Vout不变，DC/DC变换器的效率不可能是100％，自身长期损耗一部分功率，DC/DC变换器的内部有专用芯片，电路结构复杂，增加了成本。
技术实现思路
本专利技术提供了一种正负输出电压抑制电路，解决了传统抑制输出电压存在的体积大，损耗大，成本高，线路复杂，不便于集成的缺点。本专利技术采用如下技术方案：一种正负输出电压抑制电路，由正端电压基准源、正端采样反馈、正端电压比较电路、PMOSFET管、负端电压基准源、负端采样反馈、负端电压比较电路、NMOSFET管组成；正端电压基准源由第一电阻R1、第一电压基准IC1、第一电容C1组成；其中，第一电阻R1的一端与输入正电源+Vin相连，另一端与第一比较器IC2的反相输入脚相连；第一电压基准IC1一端与第一比较器IC2的反相输入脚2相连，另一端与公共地COM相连；第一电容C1一端与第一比较器IC2的反相输入脚2相连，另一端与公共地COM相连；正端采样反馈由第四电阻R4、第五电阻R5组成；其中，第四电阻R4的一端与正端电压设定值+Vout相连，另一端与第一比较器IC2的同相输入脚3相连；第五电阻R5的一端与第一比较器IC2的同相输入脚3相连，另一端与公共地COM相连；正端电压比较电路由第二电阻R2、第三电阻R3、第一比较器IC2组成；其中，第二电阻R2的一端与输入正电源+Vin相连，另一端与PMOSFET管T1的栅级G1相连；第三电阻R3的一端与PMOSFET管T1的栅级G1相连，另一端与第一比较器IC2的输出脚6相连；第一比较器IC2脚7与输入正电源+Vin相连，第一比较器IC2脚4与公共地COM相连；PMOSFET管由第二电容C2、P沟道场效应管T1组成；其中，第二电容C2一端与PMOSFET管T1的栅级G1相连，另一端与正端电压设定值+Vout相连；PMOSFET管T1的源级S1与输入正电源+Vin相连,PMOSFET管T1的漏级D1与正端电压设定值+Vout相连；负端电压基准源由第六电阻R6、第二电压基准IC3、第三电容C3组成；其中，第六电阻R6的一端与输入负电源-Vin相连，另一端与第二比较器IC4的反相输入脚2相连；第二电压基准IC3一端与第二比较器IC4的反相输入脚2相连，另一端与公共地COM相连；第三电容C3一端与第二比较器IC4的反相输入脚2相连，另一端与公共地COM相连；负端采样反馈由第九电阻R9、第十电阻R10组成；其中，第九电阻R9的一端与公共地COM相连，另一端与第二比较器IC4的同相输入脚3相连；第十电阻R10的一端与第二比较器IC4的同相输入脚3相连，另一端与负端电压设定值-Vout相连；负端电压比较电路由第七电阻R7、第八电阻R8、第二比较器IC4组成；其中，第七电阻R7的一端与第二比较器IC4的输出脚6相连，另一端与NMOSFET管T2的栅级G2相连；第八电阻R8的一端与输入负电源-Vin相连，另一端与NMOSFET管T2的栅级G2相连；第二比较器IC4脚7与公共地COM相连，第二比较器IC4脚4与输入负电源-Vin相连；NMOSFET管由第四电容C4、N沟道场效应管T2组成；其中，第四电容C4一端与NMOSFET管T2的栅级G2相连，另一端与负端电压设定值-Vout相连；NMOSFET管T2的源级S2与输入负电源-Vin相连,NMOSFET管T2的漏级D2与负端电压设定值-Vout相连。一种采用上述电路进行正负输出电压抑制的方法，具体包括以下步骤：A.正电源由+Vin端输入，经过PMOSFET管T1到正输出电压端+Vout，然后通过控制PMOSFET管T1的栅源电压，使其工作在非饱和区、截止区或饱和区的开关转换状态，通过PMOSFET管T1的开关损耗将过压能量转换成热能耗散，进而将输入正电源的电压抑制在设定值范围以内，不超过正端后级电路工作电压的最大值+Vout；B.负电源由-Vin端输入，经过NMOSFET管T2到负输出电压端-Vout，通过控制NMOSFET管T2的栅源电压，使其工作在非饱和区、截止区或饱和区的开关转换状态，通过NMOSFET管T2的开关损耗将过压能量转换成热能耗散，进而将输入负电源的电压抑制在设定值范围以内，不超过负端后级电路工作电压的最大值-Vout。进一步的，上述P沟道场效应管T1替代由第二电容C2和P沟道场效应管T1组成的PMOSFE管；N沟道场效应管T2替代由第四电容C4、N沟道场效应管T2组成的NMOSFET管。进一步的，上述正电压基准源由第一电阻R1、第一电压基准IC1提供，负电压基准源由第六电阻R6、第二电压基准IC3提供。进一步的，上述IC1、IC3用稳压管替代。本专利技术的有益效果是：本专利技术由正端电压基准源、正端采样反馈、正端电压比较电路、PMOSFET管、负端电压基准源、负端采样反馈、负端电压比较电路、NMOSFET管组成，本专利技术电路的PMOSFET管、NMOSFET管长期工作在饱和区，漏、源极间压降极低，发热量极低，只有当直流供电系统的输出电压超出后级电路允许的最大工作电压时，PMOSFET管、NMOSFET管才会工作在截止区或线性区，这时漏、源极间才有电压降，转换成热能耗散掉,这种正负输出电压抑制电路应用灵活，原理简单，导通内阻低，电压降小，发热量小，易于实现，产品可靠性高，结构紧凑，体积小巧。本专利技术特别适用于宽输入电压范围，需要对后极敏感电路进行保护的应用场合。在电子设备和控制系统中，由于各种各样的原因，直流供电系统的输出电压有时会出现超过后级电路允许的最大工作电压，乃至损毁后级电路。直流供电系统必须处理短时间的超出正常供电电压情况，保持负载上的电压稳定、同时避免敏感电路遭受危险,瞬间过电压而损坏。电容C2、C4的加入防止高频震荡，电路更加可靠。附图说明图1.现有技术中采用串联电感器和电压抑制器TVS的线路图；图2.现有技术中采用DC/DC变换器的线路图；图3.本专利技术的正负输出电压抑制电路方框图。图4.本专利技术的正负输出电压抑制电路图。具体实施方式本专利技术由正端电压基准本文档来自技高网...

【技术保护点】
一种正负输出电压抑制电路，其特征在于：由正端电压基准源、正端采样反馈、正端电压比较电路、PMOSFET管、负端电压基准源、负端采样反馈、负端电压比较电路、NMOSFET管组成；正端电压基准源由第一电阻R1、第一电压基准IC1、第一电容C1组成；其中，第一电阻R1的一端与输入正电源+Vin相连，另一端与第一比较器IC2的反相输入脚（2）相连；第一电压基准IC1一端与第一比较器IC2的反相输入脚（2）相连，另一端与公共地COM相连；第一电容C1一端与第一比较器IC2的反相输入脚（2）相连，另一端与公共地COM相连；正端采样反馈由第四电阻R4、第五电阻R5组成；其中，第四电阻R4的一端与正端电压设定值+Vout相连，另一端与第一比较器IC2的同相输入脚（3）相连；第五电阻R5的一端与第一比较器IC2的同相输入脚（3）相连，另一端与公共地COM相连；正端电压比较电路由第二电阻R2、第三电阻R3、第一比较器IC2组成；其中，第二电阻R2的一端与输入正电源+Vin相连，另一端与PMOSFET管T1的栅级G1相连；第三电阻R3的一端与PMOSFET管T1的栅级G1相连，另一端与第一比较器IC2的输出脚（6）相连；第一比较器IC2脚（7）与输入正电源+Vin相连，第一比较器IC2脚（4）与公共地COM相连；PMOSFET管由第二电容C2、P沟道场效应管T1组成；其中，第二电容C2一端与PMOSFET管T1的栅级G1相连，另一端与正端电压设定值+Vout相连；PMOSFET管T1的源级S1与输入正电源+Vin相连, PMOSFET管T1的漏级D1与正端电压设定值+Vout相连；负端电压基准源由第六电阻R6、第二电压基准IC3、第三电容C3组成；其中，第六电阻R6的一端与输入负电源‑Vin相连，另一端与第二比较器IC4的反相输入脚（2）相连；第二电压基准IC3的一端与第二比较器IC4的反相输入脚（2）相连，另一端与公共地COM相连；第三电容C3的一端与第二比较器IC4的反相输入脚（2）相连，另一端与公共地COM相连；负端采样反馈由第九电阻R9、第十电阻R10组成；其中，第九电阻R9的一端与公共地COM相连，另一端与第二比较器IC4的同相输入脚（3）相连；第十电阻R10的一端与第二比较器IC4的同相输入脚（3）相连，另一端与负端电压设定值‑Vout相连；负端电压比较电路由第七电阻R7、第八电阻R8、第二比较器IC4组成；其中，第七电阻R7的一端与第二比较器IC4的输出脚（6）相连，另一端与NMOSFET管T2的栅级G2相连；第八电阻R8的一端与输入负电源‑Vin相连，另一端与NMOSFET管T2的栅级G2相连；第二比较器IC4脚（7）与公共地COM相连，第二比较器IC4脚（4）与输入负电源‑Vin相连；NMOSFET管由第四电容C4、N沟道场效应管T2组成；其中，第四电容C4的一端与NMOSFET管T2的栅级G2相连，另一端与负端电压设定值‑Vout相连；NMOSFET管T2的源级S2与输入负电源‑Vin相连, NMOSFET管T2的漏级D2与负端电压设定值‑Vout相连。...

【技术特征摘要】
1.一种正负输出电压抑制电路，其特征在于：由正端电压基准源、正端采样反馈、正端电压比较电路、PMOSFET管、负端电压基准源、负端采样反馈、负端电压比较电路、NMOSFET管组成；正端电压基准源由第一电阻R1、第一电压基准IC1、第一电容C1组成；其中，第一电阻R1的一端与输入正电源+Vin相连，另一端与第一比较器IC2的反相输入脚（2）相连；第一电压基准IC1一端与第一比较器IC2的反相输入脚（2）相连，另一端与公共地COM相连；第一电容C1一端与第一比较器IC2的反相输入脚（2）相连，另一端与公共地COM相连；正端采样反馈由第四电阻R4、第五电阻R5组成；其中，第四电阻R4的一端与正端电压设定值+Vout相连，另一端与第一比较器IC2的同相输入脚（3）相连；第五电阻R5的一端与第一比较器IC2的同相输入脚（3）相连，另一端与公共地COM相连；正端电压比较电路由第二电阻R2、第三电阻R3、第一比较器IC2组成；其中，第二电阻R2的一端与输入正电源+Vin相连，另一端与PMOSFET管T1的栅级G1相连；第三电阻R3的一端与PMOSFET管T1的栅级G1相连，另一端与第一比较器IC2的输出脚（6）相连；第一比较器IC2脚（7）与输入正电源+Vin相连，第一比较器IC2脚（4）与公共地COM相连；PMOSFET管由第二电容C2、P沟道场效应管T1组成；其中，第二电容C2一端与PMOSFET管T1的栅级G1相连，另一端与正端电压设定值+Vout相连；PMOSFET管T1的源级S1与输入正电源+Vin相连,PMOSFET管T1的漏级D1与正端电压设定值+Vout相连；负端电压基准源由第六电阻R6、第二电压基准IC3、第三电容C3组成；其中，第六电阻R6的一端与输入负电源-Vin相连，另一端与第二比较器IC4的反相输入脚（2）相连；第二电压基准IC3的一端与第二比较器IC4的反相输入脚（2）相连，另一端与公共地COM相连；第三电容C3的一端与第二比较器IC4的反相输入脚（2）相连，另一端与公共地COM相连；负端采样反馈由第九电阻R9、第十电阻R10组成；其中，第九电阻R9的一端与公共地COM相连，另一端与第二比较器IC4的同相输入脚（3）相连；第十电阻R10的一端与第二比较器I...

【专利技术属性】
技术研发人员：马川喜，
申请(专利权)人：天水七四九电子有限公司，
类型：发明
国别省市：甘肃,62