存储单元部件阵列制造技术

在根据本发明专利技术的存储单元部件阵列中，包括第一配线31、第二配线和非易失性存储单元的存储单元部件10在第一方向和第二方向上以二维矩阵形式布置，每个存储单元部件中在其下方设置有控制电路，控制电路由第一控制电路50和第二控制电路60构成，第二配线连接到第二控制电路60，构成存储单元部件的第一配线31中的一部分连接到构成相同存储单元部件的第一控制电路50，第一配线31中的其余配线连接到构成在第一方向上相邻的相邻存储单元部件的第一控制电路50。

Memory cell element array

In the storage unit according to the component array of the invention includes a first wiring 31, second wiring and non easy storage unit non-volatile storage unit 10 in the first and second directions in a two-dimensional matrix form arrangement, each component in the storage unit is arranged below the control circuit, the control circuit comprises a first control circuit 50 and the second control circuit 60, second and second wiring connected to the control circuit 60, a first storage unit wiring part 31 is connected to the same composition as part of the first storage unit control circuit 50, 31 in the rest of the first wiring wiring connected to a memory cell adjacent adjacent components in the first direction of the first control circuit 50.

【技术实现步骤摘要】
【国外来华专利技术】存储单元部件阵列
本公开涉及存储单元部件阵列，更特别地涉及包括多个非易失性存储单元的存储单元部件阵列。
技术介绍
由多个非易失性存储单元构成的所谓交叉点存储单元部件是公知的。交叉点存储单元部件包括：在第一方向延伸上的多根第一配线(位线)，在上下方向上与第一配线分开设置并且与第一配线不同地在第二方向上延伸的多根第二配线(字线)，以及非易失性存储单元，设置在第一配线和第二配线彼此重叠的区域中并且连接到第一配线和第二配线。基于在第一配线和第二配线之间施加的电压的方向或者在第一配线和第二配线之间流动的电流的方向，将信息写入非易失性存储单元以及从非易失性存储单元擦除信息。为了减少在这种交叉点存储单元部件中的芯片面积，如日本专利申请特许公开No.2009-223971中公开的存储单元部件包括直接在构成它的多个非易失性存储单元下面的两个列相关的控制电路和两个行相关的控制电路。这两个列相关的控制电路和两个行相关的控制电路以棋盘形式布置。顺便提及，一般用于表示半导体装置的集成度的指示是最小特征尺寸“F”。可以在交叉点存储单元部件中提供最高密度的存储单元的配置是其中位线的节距为2F、字线的节距为2F以及单个存储单元的占用面积是4F2的配置。有必要形成接触孔，以将控制电路连接到位线和字线。由于用于提高半导体装置的制造过程中的制造成品率的约束(设计规则)，常常有必要在接触孔周围将配线之间的宽度设置为大于最小特征尺寸“F”。当在某根位线的端部处形成接触孔时，不能在与这根位线相邻的位线的相同侧的端部处形成另一接触孔。这是因为为了在其中形成接触孔而被加宽的位线与相邻位线之间的距离将小于最小特征尺寸“F”。因此，为了将所有位线连接到控制电路，例如采用如在图49中示意性示出的布置。在这种布置中，奇数编号的位线的接触孔如在平面中观察到的那样，被设置在位线的在图49的上侧的端部处。另一方面，偶数编号的位线的接触孔如在平面中观察到的那样，被设置在位线的在图49的下侧的端部处。这同样适用于字线。具体而言，奇数编号的字线的接触孔被设置在字线的在图49的左侧的端部处，并且，偶数编号的字线的接触孔被设置在字线的在图49的右侧的端部处。引用列表专利文献专利文献1：日本专利申请特许公开No.2009-223971
技术实现思路
技术问题图50A和图50B示意性地示出了在以上未经审查的专利申请公开中公开的交叉点存储单元部件中的控制电路、接触孔等的布置。图51A示意性地示出了第一配线(位线)的布置。图51B和图51C是沿着图50A的箭头标记B-B和箭头标记C-C截取的其示意性局部截面图。对于这种存储单元部件，将考虑其中列相关的控制电路101A连接到位线的例子。在列相关的控制电路101A中，关于奇数编号的位线115，如平面中观察到的，列相关的控制电路101A的一个端部设置有接触孔111。奇数编号的位线115和列相关的控制电路101A经由接触孔111彼此连接。另一方面，关于偶数编号的位线116，如在平面中观察到的，接触孔112必须被设置在列相关的控制电路101A的另一个端部处。列相关的控制电路101A和偶数编号的位线116经由接触孔112、113彼此连接。如果接触孔111、112没有以这种方式布置，则由于以上提到的原因不能提供最高密度的布置。接触孔112和接触孔113必须经由配线114彼此连接，其中配线114形成在覆盖列相关的控制电路101A、101B和行相关的控制电路102A、102B的层间绝缘层上。配线114经由层间绝缘层设置在行相关的控制电路102B的上方。因此，有可能出现由配线114引起的寄生电容发生、配线114中的噪声发生以及配线114与行相关的控制电路102B之间的干扰的问题。尽管未在附图中示出，但是类似的问题也发生在将列相关的控制电路101B和奇数编号的位线彼此连接的配线中。此外，类似的问题也出现在将字线和行相关的控制电路102A、102B彼此连接的配线中。因此，本公开的一个目的是提供一种存储单元部件阵列，其中交叉点存储单元部件以二维矩阵形式布置，该存储单元部件阵列具有可以提供非易失性存储单元的最高密度布置的配置和结构。对问题的解决方案根据本公开的用于实现以上提到的目的的存储单元部件阵列包括：存储单元部件，在第一方向和第二方向上以二维矩阵形式布置，每个存储单元部件包括：多根第一配线，在第一方向上延伸，多根第二配线，在上下方向上与第一配线分开地设置并且与第一配线不同地在第二方向上延伸，以及非易失性存储单元，设置在第一配线和第二配线彼此重叠的区域中并且连接到第一配线和第二配线，其中，存储单元部件中的每个，在该存储单元部件下面包括控制该存储单元部件的操作的控制电路，控制电路包括：第一控制电路，其经由第一配线控制构成存储单元部件的非易失性存储单元的操作，以及第二控制电路，其经由第二配线控制构成存储单元部件的非易失性存储单元的操作，构成存储单元部件的第二配线连接到构成该存储单元部件的第二控制电路，构成存储单元部件的第一配线中的一些连接到构成该存储单元部件的第一控制电路，以及构成存储单元部件的第一配线中的其他配线连接到构成在第一方向上与该存储单元部件相邻的相邻存储单元部件的第一控制电路。专利技术的有益效果在根据本公开的存储单元部件阵列中，构成存储单元部件的第一配线中的一些连接到构成该存储单元部件的第一控制电路，以及构成存储单元部件的第一配线中的其它配线连接到构成在第一方向上与该存储单元部件相邻的相邻存储单元部件的第一控制电路。因此，可以提供一种存储单元部件阵列，其中交叉点存储单元部件以二维矩阵形式布置，其具有可以提供非易失性存储单元的最高密度布置的配置和结构。应当指出，本文描述的效果仅仅是例子而不是限制性的，并且可以提供附加的效果。附图说明图1是示意性地示出根据例子1的存储单元部件阵列的一部分以及第一配线中的一些的平视图。图2是示意性地示出根据例子1的存储单元部件阵列的一部分的平视图，并且示出第二配线中的一些。图3A是示意性地示出例子1中的非易失性存储单元的透视图，并且3B和图3C是例子1中的非易失性存储单元的等效电路图。图4是概念性地示出例子1中的非易失性存储单元的透视图。图5是示意性地示出根据例子1的存储单元部件阵列的一部分的平视图，并且示出第一配线中的一些。图6是根据例子1的存储单元部件阵列在其被沿着平行于第一方向的虚拟垂直平面切割时的示意性局部截面图。图7是根据例子1的存储单元部件阵列在其被沿着平行于第一方向的另一虚拟垂直平面切割时的示意性局部截面图。图8是根据例子1的存储单元部件阵列在其被沿着平行于第一方向的另一虚拟垂直平面切割时的示意性局部截面图。图9是根据例子1的存储单元部件阵列在其被沿着平行于第一方向的另一虚拟垂直平面切割时的示意性局部截面图。图10A和图10B是根据例子1的存储单元部件阵列在被沿着图6的箭头标记10A和箭头标记10B观察时的示意性局部平视图。图11A和图11B是根据例子1的存储单元部件阵列在被沿着图6的箭头标记11A和箭头标记11B观察时的示意性局部平视图。图12A和图12B是根据例子1的存储单元部件阵列在其被沿着平行于第二方向的虚拟垂直平面切割时的示意性局部截面图。图13A和图13B是根据例子1的存储单元部件阵列在被本文档来自技高网...

【技术保护点】
一种存储单元部件阵列，包括：存储单元部件，在第一方向和第二方向上以二维矩阵形式布置，存储单元部件均包括：多根第一配线，在第一方向上延伸，多根第二配线，在上下方向上与第一配线分开地设置并且与第一配线不同地在第二方向上延伸，以及非易失性存储单元，设置在第一配线和第二配线彼此重叠的区域中并且连接到第一配线和第二配线，其中，每个存储单元部件在该存储单元部件下方包括控制该存储单元部件的操作的控制电路，所述控制电路包括：第一控制电路，经由第一配线控制构成该存储单元部件的非易失性存储单元的操作，以及第二控制电路，经由第二配线控制构成该存储单元部件的非易失性存储单元的操作，构成存储单元部件的第二配线连接到构成该存储单元部件的第二控制电路，构成存储单元部件的第一配线中的一些第一配线连接到构成该存储单元部件的第一控制电路，以及构成存储单元部件的第一配线中的其它第一配线连接到构成在第一方向上与该存储单元部件相邻的相邻存储单元部件的第一控制电路。

【技术特征摘要】
【国外来华专利技术】2014.09.22 JP 2014-1922691.一种存储单元部件阵列，包括：存储单元部件，在第一方向和第二方向上以二维矩阵形式布置，存储单元部件均包括：多根第一配线，在第一方向上延伸，多根第二配线，在上下方向上与第一配线分开地设置并且与第一配线不同地在第二方向上延伸，以及非易失性存储单元，设置在第一配线和第二配线彼此重叠的区域中并且连接到第一配线和第二配线，其中，每个存储单元部件在该存储单元部件下方包括控制该存储单元部件的操作的控制电路，所述控制电路包括：第一控制电路，经由第一配线控制构成该存储单元部件的非易失性存储单元的操作，以及第二控制电路，经由第二配线控制构成该存储单元部件的非易失性存储单元的操作，构成存储单元部件的第二配线连接到构成该存储单元部件的第二控制电路，构成存储单元部件的第一配线中的一些第一配线连接到构成该存储单元部件的第一控制电路，以及构成存储单元部件的第一配线中的其它第一配线连接到构成在第一方向上与该存储单元部件相邻的相邻存储单元部件的第一控制电路。2.如权利要求1所述的存储单元部件阵列，其中，在每个存储单元部件中，连接到构成该存储单元部件的第一控制电路的第一配线和连接到构成所述相邻存储单元部件的第一控制电路的第一配线被交替设置。3.如权利要求1所述的存储单元部件阵列，其中，所述控制电路被层间绝缘层覆盖，第一控制电路和第一配线经由在所述层间绝缘层中形成的第一接触孔彼此连接，以及第二控制电路和第二配线经由在所述层间绝缘层中形成的第二接触孔彼此连接。4.如权利要求3所述的存储单元部件阵列，其中，所述控制电路被层间绝缘层覆盖，第一控制电路和第一配线经由第一控制配线和在所述层间绝缘层中形成的第一接触孔彼此连接，第二控制电路和第二配线经由第二控制配线和在所述层间绝缘层中形成的第二接触孔彼此连接，第一控制电路和第二控制配线在上下方向上彼此不重叠，以及第二控制电路和第一控制配线在上下方向上彼此不重叠。5.如权利要求3所述的存储单元部件，其中，当一个存储单元部件中的第一接触孔和在第一方向上与所述一个存储单元部件相邻的存储单元部件中的第一接触孔被投影在平行于第二方向的虚拟垂直平面中时，第一接触孔的投影像的位置沿第二方向以等间隔定位。6.如权利要求1所述的存储单元部件阵列，其中，第二配线在其端部处连接到第二控制电路。7.如权利要求1所述的存储单元部件阵列，其中，存储单元部件沿第二方向布置成一排，并且沿第一方向布置成彼此偏移。8.如权利要求7所述的存储单元部件阵列，其中，存储单元部件沿第二方向布置成一排，并且沿第一方向布置成彼此偏移存储单元部件沿第二方向的长度的1/2。9.如权利要求8所述的存储单元部件阵列，其中，构成存储单元部件的第一配线中的一半连接到构成该存储单元部件的第一控制电路，以及构成存储单元部件的第一配线中的另一半连接到构成在第一方向上与该存储单元部件相邻的相邻存储单元部件的第一控制电路。10.如权利要求1所述的存储单元部件阵列，其中，存储单元部件以砌砖图案中的错缝接合图案布置。11.如权利要求1...

【专利技术属性】
技术研发人员：寺田晴彦，北川真，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP