一种FinFET器件接触电阻的测量结构及测量方法、电子装置制造方法及图纸

本发明专利技术涉及一种FinFET器件接触电阻的测量结构及测量方法、电子装置。所述测量结构包括半导体衬底；若干鳍片(103)，位于所述半导体衬底的上方；栅极阵列(102)，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；源漏，位于所述栅极阵列中栅极的两侧；接触孔(101)，位于所述源漏的上方。通过所述测量结构可以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻，可以进一步提高器件性能和控制。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种FinFET器件接触电阻的测量结构及测量方法、电子装置。
技术介绍
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。随着半导体器件尺寸的不断缩小，在FinFET器件中接触电阻以及源漏外延电阻对器件的性能的影响变得更加严重，其中接触电阻和源漏外延电阻从总的电阻中解耦，以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻对于器件性能的调节和控制非常重要，但是目前的测试结构和方法很难将接触电阻和源漏外延电阻从总的电阻中解耦。因此，为了解决目前存在的上述各种问题，需要对电阻测试结构和方法进行改进。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术涉及一种FinFET器件中电阻的测量结构，包括：半导体衬底；若干鳍片，位于所述半导体衬底的上方；栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，所述栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；源漏，位于所述栅极阵列中栅极的两侧；接触孔，位于所述源漏的上方。可选地，所述若干鳍片包括平行设置的若干行。可选地，所述第一虚拟栅极和所述第二虚拟栅极的宽度相同。可选地，所述第一栅极的宽度小于所述第二栅极的宽度，所述第二栅极的宽度小于所述第三栅极的宽度。可选地，所述源漏为抬升源漏。本专利技术还提供了一种基于上述测量结构的测量方法，包括：步骤S1：在两个所述第一栅极和所述第一虚拟栅极上施加电压，以导通所述第一栅极和所述第一虚拟栅极；步骤S2：测量所述第一栅极和所述第一虚拟栅极之间所述接触孔的电压V2以及两个所述第一栅极之间所述接触孔的电压V1，并测量所述第一栅极外侧的所述接触孔中的电流I，并根据V1、V2和I计算相应的电阻R1，R2；步骤S3：将所述第一虚拟栅极和所述第二虚拟栅极断开，分别导通宽度不同的所述第一栅极、所述第二栅极和所述第三栅极，以分别得到不同宽度的栅极对应的电阻，并通过线性回归分析，得到宽度为0时的电阻R0；步骤S4：根据R0、R1和R2计算接触电阻Rc、源漏延伸电阻Re和沟道电阻Rch。可选地，在所述步骤S2中，所述R1＝2(Rc+Re)+Rch，R2＝3Rc+4Re+2Rch，其中，Rc＝2R1-R2。可选地，所述步骤S3包括：步骤S31：所述第一栅极、所述第二栅极和所述第三栅极的宽度分别为L1，L2和L3；步骤S32：在所述第一栅极、所述第二栅极和所述第三栅极上施加电压V0，并分别测量所述第一栅极、所述第二栅极和所述第三栅极中的电流；步骤S33：计算所述第一栅极、所述第二栅极和所述第三栅极对应的电阻R01，R02和R03；步骤S34：根据所述L1、所述L2和所述L3与对应的所述R01、所述R02和所述R03绘制线性曲线，并反向延长所述线性曲线至宽度为0，得到R0，其中R0＝2(Rc+Re)。可选地，所述Rch＝R1-R0，所述Re＝R0/2-2R1+R2。本专利技术还提供了一种电子装置，包括上述的FinFET器件中电阻的测量结构。本专利技术为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量结构，通过所述测量结构可以将接触电阻和源漏外延电阻从总的电阻中解耦，以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻，可以进一步提高器件性能和控制。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1c为本专利技术的实施方式中所述FinFET器件中电阻的测量结构的示意图；图2为本专利技术的实施方式中FinFET器件中电阻的测量方法流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。实施例一本专利技术为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量结构，所述测量结构如图1a-1c所示。如图1a-1本文档来自技高网...

【技术保护点】
一种FinFET器件中电阻的测量结构，包括：半导体衬底；若干鳍片，位于所述半导体衬底的上方；栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，所述栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；源漏，位于所述栅极阵列中栅极的两侧；接触孔，位于所述源漏的上方。

【技术特征摘要】
1.一种FinFET器件中电阻的测量结构，包括：半导体衬底；若干鳍片，位于所述半导体衬底的上方；栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，所述栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；源漏，位于所述栅极阵列中栅极的两侧；接触孔，位于所述源漏的上方。2.根据权利要求1所述的测量结构，其特征在于，所述若干鳍片包括平行设置的若干行。3.根据权利要求1所述的测量结构，其特征在于，所述第一虚拟栅极和所述第二虚拟栅极的宽度相同。4.根据权利要求1所述的测量结构，其特征在于，所述第一栅极的宽度小于所述第二栅极的宽度，所述第二栅极的宽度小于所述第三栅极的宽度。5.根据权利要求1所述的测量结构，其特征在于，所述源漏为抬升源漏。6.一种基于权利要求1至5之一所述测量结构的测量方法，包括：步骤S1：在两个所述第一栅极和所述第一虚拟栅极上施加电压，以导通所述第一栅极和所述第一虚拟栅极；步骤S2：测量所述第一栅极和所述第一虚拟栅极之间所述接触孔的电压V2以及两个所述第一栅极之间所述接触孔的电压V1，并测量所述第一栅极外侧的所述接触孔中的电流I，并根据V1、V2和I计算相应...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31