一种基于FPGA的脑电处理系统液晶显示控制电路，包括多通道的信号调理模块，信号调理模块的输出和多路AD转换模块的输入连接，多路AD转换模块的第一输出和FPGA控制的输入连接，FPGA控制的输出和TFT彩屏的第一输入连接，多路AD转换模块的第二输出和TFT彩屏的第二输入连接，采用FPGA控制，实现了实时显示脑电波节律的变化，测试表明，波形显示清晰，稳定，在达到当前同类设备相同显示效果的前提下，所利用的资源更少，减小了成本和体积。
【技术实现步骤摘要】
本技术涉及一种控制电路，具体涉及一种基于FPGA的脑电处理系统液晶显示控制电路。
技术介绍
与DSP控制电路相比，FPGA具有开发过程投资小、周期短、可反复编程、保密性好，扩展性强等特点，随着电子制造工艺的不断进步，FPGA的集成度越来越高，稳定性越来越好，价格却越来越低，FPGA已成成为当前数字电路系统设计的首选方式之一。为了能够对脑电信号处理系统采集的波形进行实时显示，需要将采集来的数据直接送入液晶进行显示，传统的一般采用DSP进行控制，但是现在大多数液晶的控制器支持复杂的指令，也更适合在FPGA下使用。
技术实现思路
为了克服上述现有技术的缺点，本技术的目的在于提供一种基于FPGA的脑电处理系统液晶显示控制电路，为使用FPGA控制提供了方便，具有稳定性好、价格低的优点。为了达到上述目的，本技术采取的技术方案为：一种基于FPGA的脑电处理系统液晶显示控制电路，包括多通道的信号调理模模1，信号调理模模1的输出和多路AD转换模块2的输入连接，多路AD转换模块2的第一输出和FPGA控制3的输入连接，FPGA控制3的输出和TFT彩屏4的第一输入连接，多路AD转换模块2的第二输出和TFT彩屏4的第二输入连接。所述的信号调理模块1采用AD620，对要显示的脑电波形进行预处理以方便AD采样。所述的多路AD转换模块2采用AD7290芯片，8位8通。所述的FPGA控制3采用CycloneIIIEP3C16Q240C8作为控制和数据处理核心，在FPGA中构建Nios软核作为微控制器，通过对Nios软核进行编程实现控制功能。所述的TFT彩屏4采用WG12864A128*64图形点阵液晶。本技术具有如下有益效果：采用FPGA控制3，实现了实时显示脑电波节律的变化，测试表明，波形显示清晰，稳定。在达到当前同类设备相同显示效果的前提下，所利用的资源更少，减小了成本和体积。附图说明图1为本技术的结构示意图。图2为FPGA控制3内部电路框图。图3为TFT彩屏4与FPGA控制3的连接图。具体实施方式下面结合附图和实施例对本技术进行详细说明。参照图1，一种基于FPGA的脑电处理系统液晶显示控制电路，包括多通道的信号调理模块1，信号调理模块1的输出和多路AD转换模块2的输入连接，多路AD转换模块2的第一输出和FPGA控制3的输入连接，FPGA控制3的输出和TFT彩屏4的第一输入连接，多路AD转换模块2的第二输出和TFT彩屏4的第二输入连接。所述信号调理模块1采用AD620，对要显示的脑电波形进行预处理以方便AD采样。所述的多路AD转换模块2采用AD7290芯片，8位8通。参照图2，所述的FPGA控制3采用CycloneIIIEP3C16Q240C8作为控制和数据处理核心，在FPGA中构建Nios软核作为微控制器，通过对Nios软核进行编程实现控制功能。FPGA控制3包括FIFO缓存，FIFO缓存的输入与多路AD转换模块2的AD数据输出连接，AD采集来的数据在采样时钟ADCLK的控制下被不断存入FIFO缓存中，然后在触发条件的控制下从FIFO缓存中取出数据存入到数据存储中；数据存储的输出与数据转换的输入连接，数据转换的输出与显存的输入连接，在扫屏间隙将数据储存中的数据依次取出，经数据转，将电压数据转换成显示数据存入到显存；显存的输出与TFT彩屏4的第一输入连接，执行扫屏时，禁止从数据存储中读出数据，也禁止向显存中写入数据，显存中的数据依次读出，送往TFT彩屏4进行显示，显存的控制时序控制由控制信号DE和PCLK共同完成，TFT彩屏4的驱动时序为HSYNC和VSYNC。所述的TFT彩屏4采用WG12864A128*64图形点阵液晶，接口电路定义如表1所示，根据表1对WG12864A的引脚定义，与FPGA控制3的电路接口如图3所示，图3中VCC均为5V，引脚7-14是FPGA控制3端口与液晶的控制端口，均是直接连接，通过FPGA产生各种时序来控制液晶的动作；引脚1、3和引脚18之间接一个几百欧的变阻器，为液晶提供-5V—-10V的负压，调节液晶的对比度，增强字符图形的可读性；引脚19、20为背光电源，电压为-4.0V—-4.3V，严禁直接接5V电源，防止电流过大导致液晶发热损坏背光灯、缩短液晶使用寿命；引脚15、16的CS1、CS2通过指令控制切换实现屏幕的分左右区显示；引脚20的RES用来控制液晶的复位。表1序号符号电平状态功能1GND0V-电源地2Vcc5.0V-逻辑电源正3V00～-5V-液晶显示驱动电源4D/IH/L输入寄存器选择信号7R/WH/L输入读/写选择信号8EH/L输入使能信号7DB0H/L三态数据总线(最低位)8DB1H/L三态数据总线9DB2H/L三态数据总线10DB3H/L三态数据总线11DB4H/L三态数据总线12DB5H/L三态数据总线13DB6H/L三态数据总线14DB7H/L三态数据总线(最高位)15CS2H输入片选2(高电平有效)16CS1H输入片选1(高电平有效)17/RESL输入复位信号(低电平有效)18VEE-输出LCD驱动负电压19A4.2V输入背光电源(+)20K0V-背光电源(-)本文档来自技高网...
【技术保护点】
一种基于FPGA的脑电处理系统液晶显示控制电路，包括多通道的信号调理模块(1)，其特征在于：信号调理模块(1)的输出和多路AD转换模块(2)的输入连接，多路AD转换模块(2)的第一输出和FPGA控制(3)的输入连接，FPGA控制(3)的输出和TFT彩屏(4)的第一输入连接，多路AD转换模块(2)的第二输出和TFT彩屏(4)的第二输入连接。
【技术特征摘要】
1.一种基于FPGA的脑电处理系统液晶显示控制电路，包括多通道的信号调理模块(1)，其特征在于：信号调理模块(1)的输出和多路AD转换模块(2)的输入连接，多路AD转换模块(2)的第一输出和FPGA控制(3)的输入连接，FPGA控制(3)的输出和TFT彩屏(4)的第一输入连接，多路AD转换模块(2)的第二输出和TFT彩屏(4)的第二输入连接。2.根据权利要求1所述的一种基于FPGA的脑电处理系统液晶显示控制电路，其特征在于：所述的信号调理模块(1)采用AD620，对要显示的脑电波形进行预处理以方便AD采样。3.根据权利要求1所述...
【专利技术属性】
技术研发人员：刘文强，邱力军，王震，
申请(专利权)人：西京学院，
类型：新型
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。