一种硬件控制电路及其控制方法技术

本发明专利技术提供一种硬件控制电路及其控制方法，该硬件控制电路包括：处理器、CPLD、背板、多个单板；单板包括并串转换模块，CPLD包括串并转换模块、编解码模块；并串转换模块，用于获取单板的硬件信息，并通过单板与背板之间的数据信号线，以串行方式将硬件信息发送给背板；串并转换模块，用于通过背板与CPLD之间的、单板对应的数据信号线，以串行方式从背板上获取硬件信息，并将硬件信息存储在单板对应的数据寄存器内；编解码模块，用于从单板对应的数据寄存器内获取单板的硬件信息，并将单板的硬件信息输出给所述处理器。通过本发明专利技术的技术方案，减少了背板和单板之间的信号线数量，减少了背板与CPLD之间的信号线数量，节约主板和背板的PCB布线空间。

Hardware control circuit and control method thereof

The present invention provides a hardware control circuit and its control method, the hardware control circuit includes a processor, CPLD, backplane, multiple single board and single board; including serial conversion module, CPLD conversion module, including series and codec module; and the string conversion module, for obtaining single board hardware information, and through the data the signal line between the single plate and a back plate, the hardware information is sent to the backplane in a serial manner; string and conversion module for data signal line correspondence between single board and CPLD, through the backplane, obtain hardware information in a serial manner from the backplane, and the hardware information stored in the data register corresponding to the single board; codec module for obtaining single board hardware information from the single board corresponding to the data register, and single board hardware output information to the processor. Through the technical proposal of the invention, the number of signal lines between the backplane and the veneer is reduced, the number of signal lines between the backplane and the CPLD is reduced, and the PCB wiring space of the main board and the back board is saved.

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种硬件控制电路及其控制方法。
技术介绍
如图1所示，为存储系统的结构示意图，在背板上包括有多个插槽，且可以将单板插入到背板上。随着存储系统处理能力的提高，插入到背板上的单板数量越来越多。为了使CPU(Central Processing Unit，中央处理器)能够区分各单板，则需要向CPU上报单板的硬件信息，该硬件信息由高低电平来指示，即硬件信息可以是M位的高低电平，如M为16位时，高低电平1111111011001000表示一个硬件信息，高低电平0111011001000000表示另一个硬件信息。为了向CPU上报单板的硬件信息，针对每个单板，在背板与单板之间配置M根信号线，单板通过M根信号线并行传输M位的高低电平给背板。该背板与CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)之间配置M根信号线，背板通过M根信号线并行传输M位的高低电平给CPLD，该CPLD将M位的高低电平传输给CPU，CPU将M位的高低电平转换成硬件信息。针对每个单板，需要在该单板与背板之间配置M根信号线，并在背板与CPLD之间配置M根信号线。假设单板的数量为n，则需要分别在n个单板与背板之间配置M根信号线，并在背板与CPLD之间配置M*n根信号线。如果M的取值为16，n的取值为10，则每个单板与背板之间将配置16根信号线，10个单板就需要160根单板与背板之间的信号线。而且，还需要在背板与CPLD之间配置160根信号线。随着单板数量的增加，n的取值会增加，从而导致信号线数量的进一步增加。这些信号线将会占用主板和背板的大量PCB(Printed Circuit Board，印制电路板)空间，并浪费了CPLD的逻辑资源。而且，为了在主板和背板之间部署大量信号线，需要增加连接器的数量，这些连接器的使用，会进一步占用PCB空间，增加风险。
技术实现思路
本专利技术提供一种硬件控制电路，包括：处理器、复杂可编程逻辑器件CPLD、背板、多个单板；针对每个单板，在所述单板与所述背板之间包括数据信号线，在所述背板与所述CPLD之间包括所述单板对应的数据信号线；所述单板包括并串转换模块，所述CPLD包括串并转换模块、编解码模块；所述并串转换模块，用于获取所述单板的硬件信息，并通过所述单板与所述背板之间的数据信号线，以串行方式将所述硬件信息发送给所述背板；所述串并转换模块，用于通过所述背板与所述CPLD之间的、所述单板对应的数据信号线，以串行方式从所述背板上获取所述单板的硬件信息，并将所述单板的硬件信息存储在所述单板对应的数据寄存器内；所述编解码模块，用于从所述单板对应的数据寄存器内获取所述单板的硬件信息，并将所述单板的硬件信息输出给所述处理器。所述硬件信息通过M位的高低电平数据来表示，M为大于1的正整数；所述并串转换模块在以串行方式发送所述硬件信息时，每次只发送一位高低电平数据，并通过M次将所述M位的高低电平数据发送给所述背板；所述串并转换模块在以串行方式获取所述硬件信息时，每次只获取一位高低电平数据，并通过M次从所述背板上获取到所述M位的高低电平数据。在所述单板与背板之间包括第一控制信号线，在背板与CPLD之间包括所有单板对应的第一控制信号线；所述串并转换模块通过背板与CPLD之间的第一控制信号线传输第一信号，所述背板通过每个单板对应的第一控制信号线向每个单板传输第一信号；所述并串转换模块在以串行方式发送所述硬件信息时，在每次发送一位高低电平数据时，根据所述第一信号发送一位高低电平数据；所述串并转换模块在以串行方式获取所述硬件信息时，在每次获取一位高低电平数据时，根据所述第一信号获取一位高低电平数据。在所述单板与背板之间包括第二控制信号线，在背板与CPLD之间包括所有单板对应的第二控制信号线；所述串并转换模块通过背板与CPLD之间的第二控制信号线传输第二信号，所述背板通过每个单板对应的第二控制信号线向每个单板传输第二信号；所述并串转换模块，进一步用于在接收到第二信号后，根据所述第二信号判断是否需要加载所述单板的硬件信息；如果是，则获取所述单板的硬件信息，并将所述单板的硬件信息加载到所述单板的移位寄存器内。在所述单板与背板之间包括第三控制信号线，在背板与CPLD之间包括所有单板对应的第三控制信号线；串并转换模块通过背板与CPLD之间的第三控制信号线传输第三信号，背板通过每个单板对应的第三控制信号线向每个单板传输第三信号；所述并串转换模块，进一步用于在接收到第三信号后，根据所述第三信号判断是否允许传输所述单板的硬件信息；如果是，从所述移位寄存器内读取所述单板的硬件信息，并以串行方式将所述硬件信息发送给所述背板。所述硬件控制电路还包括：基板管理控制器BMC；所述编解码模块在将所述单板的硬件信息输出给所述处理器的过程中，将所述单板的硬件信息输出给所述BMC，由所述BMC将所述单板的硬件信息输出给所述处理器。所述编解码模块在将所述单板的硬件信息输出给所述BMC的过程中，所述编解码模块，用于接收来自所述BMC的读取命令，并利用所述读取命令确定待读取硬件信息的单板，并从所述待读取硬件信息的单板对应的数据寄存器内获取该单板的硬件信息，并将该单板的硬件信息存储到SDATA寄存器中；将所述SDATA寄存器中的硬件信息放在SDATA接口上，由所述BMC从所述SDATA接口上读取该硬件信息；其中，每次只将SDATA寄存器中的一位硬件信息放在SDATA接口上，待所述BMC从所述SDATA接口上读取该一位硬件信息后，将SDATA寄存器中的另一位硬件信息放在SDATA接口上。所述单板为主机总线适配器HBA卡、或者快速外设部件互连标准PCIE卡、或者输入输出IO卡；所述硬件信息具体包括以下之一或者任意组合：类型标识；硬件版本标识；流水号标识；端口数目标识。本专利技术提供一种硬件控制电路的控制方法，所述硬件控制电路具体包括：处理器、复杂可编程逻辑器件CPLD、背板、多个单板；其中，针对每个单板，在所述单板与所述背板之间包括数据信号线，在所述背板与所述CPLD之间包括所述单板对应的数据信号线；所述单板包括并串转换模块，所述CPLD包括串并转换模块、编解码模块；所述方法包括以下步骤：所述并串转换模块获取所述单板的硬件信息，并通过所述单板与所述背板之间的数据信号线，以串行方式将所述硬件信息发送给所述背板；所述串并转换模块通过所述背板与所述CPLD之间的、所述单板对应的数据信号线，以串行方式从所述背板上获取所述单板的硬件信息，并将所述单板的硬件信息存储在所述单板对应的数据寄存器内；所述编解码模块从所述单板对应的数据寄存器内获取所述单板的硬件信息，并将所述单板的硬件信息输出给所述处理器。所述硬件信息通过M位的高低电平数据来表示，M为大于1的正整数；所述并串转换模块通过所述单板与所述背板之间的数据信号线，以串行方式将所述硬件信息发送给所述背板的过程中，所述并串转换模块每次只发送一位高低电平数据，并通过M次将所述M位的高低电平数据发送给所述背板；所述串并转换模块通过所述背板与所述CPLD之间的、所述单板对应的数据信号线，以串行方式获取所述单板的硬件信息的程中，每次只获取一位高低电平数据，并通过M次从所述背板本文档来自技高网...

【技术保护点】
一种硬件控制电路，其特征在于，包括：处理器、复杂可编程逻辑器件CPLD、背板、多个单板；针对每个单板，在所述单板与所述背板之间包括数据信号线，在所述背板与所述CPLD之间包括所述单板对应的数据信号线；所述单板包括并串转换模块，所述CPLD包括串并转换模块、编解码模块；所述并串转换模块，用于获取所述单板的硬件信息，并通过所述单板与所述背板之间的数据信号线，以串行方式将所述硬件信息发送给所述背板；所述串并转换模块，用于通过所述背板与所述CPLD之间的、所述单板对应的数据信号线，以串行方式从所述背板上获取所述单板的硬件信息，并将所述单板的硬件信息存储在所述单板对应的数据寄存器内；所述编解码模块，用于从所述单板对应的数据寄存器内获取所述单板的硬件信息，并将所述单板的硬件信息输出给所述处理器。

【技术特征摘要】
1.一种硬件控制电路，其特征在于，包括：处理器、复杂可编程逻辑器件CPLD、背板、多个单板；针对每个单板，在所述单板与所述背板之间包括数据信号线，在所述背板与所述CPLD之间包括所述单板对应的数据信号线；所述单板包括并串转换模块，所述CPLD包括串并转换模块、编解码模块；所述并串转换模块，用于获取所述单板的硬件信息，并通过所述单板与所述背板之间的数据信号线，以串行方式将所述硬件信息发送给所述背板；所述串并转换模块，用于通过所述背板与所述CPLD之间的、所述单板对应的数据信号线，以串行方式从所述背板上获取所述单板的硬件信息，并将所述单板的硬件信息存储在所述单板对应的数据寄存器内；所述编解码模块，用于从所述单板对应的数据寄存器内获取所述单板的硬件信息，并将所述单板的硬件信息输出给所述处理器。2.根据权利要求1所述的硬件控制电路，其特征在于，所述硬件信息通过M位的高低电平数据来表示，M为大于1的正整数；所述并串转换模块在以串行方式发送所述硬件信息时，每次只发送一位高低电平数据，并通过M次将所述M位的高低电平数据发送给所述背板；所述串并转换模块在以串行方式获取所述硬件信息时，每次只获取一位高低电平数据，并通过M次从所述背板上获取到所述M位的高低电平数据。3.根据权利要求2所述的硬件控制电路，其特征在于，在所述单板与背板之间包括第一控制信号线，在背板与CPLD之间包括所有单板对应的第一控制信号线；所述串并转换模块通过背板与CPLD之间的第一控制信号线传输第一信号，所述背板通过每个单板对应的第一控制信号线向每个单板传输第一信号；所述并串转换模块在以串行方式发送所述硬件信息时，在每次发送一位高低电平数据时，根据所述第一信号发送一位高低电平数据；所述串并转换模块在以串行方式获取所述硬件信息时，在每次获取一位高低电平数据时，根据所述第一信号获取一位高低电平数据。4.根据权利要求1所述的硬件控制电路，其特征在于，在所述单板与背板之间包括第二控制信号线，在背板与CPLD之间包括所有单板对应的第二控制信号线；所述串并转换模块通过背板与CPLD之间的第二控制信号线传输第二信号，所述背板通过每个单板对应的第二控制信号线向每个单板传输第二信号；所述并串转换模块，进一步用于在接收到所述第二信号后，根据所述第二信号判断是否需要加载所述单板的硬件信息；如果是，则获取所述单板的硬件信息，并将所述单板的硬件信息加载到所述单板的移位寄存器内。5.根据权利要求4所述的硬件控制电路，其特征在于，在所述单板与背板之间包括第三控制信号线，在背板与CPLD之间包括所有单板对应的第三控制信号线；所述串并转换模块通过背板与CPLD之间的第三控制信号线传输第三信号，所述背板通过每个单板对应的第三控制信号线向每个单板传输第三信号；所述并串转换模块，进一步用于在接收到所述第三信号后，根据所述第三信号判断是否允许传输所述单板的硬件信息；...

【专利技术属性】
技术研发人员：杨维宇，
申请(专利权)人：杭州宏杉科技有限公司，
类型：发明
国别省市：浙江;33