低功率双极型360度时间数字转换器制造技术

本公开提供了低功率双极型360度时间数字转换器。延迟线操作以传播包括第一延迟元件和第二延迟元件的多个延迟级。耦合至延迟线的生成器被配置为根据由DCO计数器生成的数字控制振荡器(DCO)计数器值向延迟线的多个延迟级提供开始边沿。DCO计算组件被配置为辅助根据DCO的DCO周期确定延迟线的传播计数。

【技术实现步骤摘要】

本公开涉及时间数字装换器，具体地涉及低功率双极型360度时间数字转换器。
技术介绍
锁相环(PLL)能够为各种各样的应用提供时序的精确生成和对齐。数字锁相环(DPLL)是对传统PLL的可行替换，其中能够采用数字环路滤波器来替代模拟组件。另外，时间数字转换器(TDC)能够操作以对参考和分频器输出之间的相位误差进行数字编码。在基于环形振荡器的TDC中，功率消耗和相位噪声随测量时间而增加。全数字锁相环(ADPLL)的测量时间因此被保持为尽可能地小以避免功率消耗和相位噪声代价。因为TDC通常测量正向时间，所以一般要在ADPLL的数字环路滤波器的前端引入额外的TDC偏移，其中该TDC偏移被选择成为多模分频器(MMD)引发的边沿变化给出裕度。因此在实现方式中存在利用低功率和小面积来克服测量时间引起的功率和相位噪声代价，同时寻求TDC时间数字映射特性中的高精度和高线性度的需求。
技术实现思路
根据本公开的一个方面，提供了一种时间数字转换器，包括：延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以生成锁相环的数字振荡器的细时间测量；粗时间计算组件，该粗时间计算组件被配置为基于锁相环的数字振荡器的等距周期和非等距周期来生成粗时间测量，其中细时间测量和粗时间测量形成被传送至数字振荡器的锁相环的相位差测量。根据本公开的另一方面，提供了一种移动设备，包括：天线端口；RF前端；数字基带处理器；以及在RF前端和数字基带处理器中的至少一者中的数字锁相环，该数字锁相环包括时间数字转换器和数字振荡器，其中时间数字转换器包括延迟线，该延迟线包括包含第一延迟元件链和第二延迟元件链的多个延迟级以生成细时间测量；以及粗时间计算组件，该粗时间计算组件被配置为基于数字振荡器的数字振荡器周期来生成粗时间量化。根据本公开的另一方面，提供了一种方法，包括：向单个延迟线提供开始边沿信号和停止边沿信号来确定细调节量化；以及基于锁相环的数字振荡器的数字振荡器周期来确定粗调节量化。附图说明图1示出了至少包括示例性差分延迟线的示例性移动通信设备；图2示出了根据所述各个方面的示例性时间数字转换器(TDC)；图3示出了根据所述各个方面的TDC的各组件的时序操作；图4示出了根据所述各个方面的TDC的各组件的二进制变换和操作；图5示出了根据所述各个方面的TDC的边沿选择器组件的时序操作；图6示出了根据所述各个方面的TDC的各组件的时序操作；图7示出了根据所述各个方面的TDC的粗时间计算组件的示例；图8示出了根据所述各个方面的TDC的示例方法；以及图9示出了另一示例性方法的流程图。具体实施方式现在将参照附图，对本公开进行描述，其中，相似的参考标号被用来通篇指代相似的要素，并且其中，所示出的结构和元件不一定按照比例示出。如本文所使用的，术语“组件”、“系统”、“接口”等旨在指代计算机相关的实体、硬件、(例如，执行的)软件和/或固件。例如，组件可以是处理器、运行于处理器上的进程、控制器、对象、可执行内容、程序、存储设备和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用和该服务器也可以是组件。一个或多个组件可以驻留在处理内，并且组件可以被置于一个计算机上和/或被分布在两个或更多个计算机间。本文可以对一组元件或一组其他组件进行描述，其中，术语“组”可以被解释为“一个或多个”。词语“示例性”的使用旨在以具体形式来呈现概念。如本申请中所使用的，术语“或”旨在于指示包括性“或”而非排除性“或”。也就是说，除非另有所指，或者从上下文中清楚得出，否则“X采用A或B”旨在于指示任意自然包括性置换。也就是说，如果X采用A；X采用B；或者X采用A和B二者，则“X采用A或B”满足任意上述实例。此外，除非另有所指或者从上下文中清楚得出针对单数形式，否则本申请和所附权利要求中所使用的冠词“一”和“一个”一般应被解释为指示“一个或多个”。而且，就详细的说明书和权利要求中使用术语“包括”、“包含”、“具有”、“含有”、“有”或其变体的程度而言，这样的术语旨在于以类似于术语“包括”的方式而包含的。考虑到上文所述的缺陷和继续的目标，这里公开了TDC的各个方面，其通过辅助双极型时间测量技术来避免不得不在PLL环路滤波器的前端中数字地引入TDC偏移。该TDC偏移通常抵消TDC仅测量正向时间(positivetime)差的能力。然而，TDC偏移能够由这里提供的系统和方法来消除，其能够在各种组件和系统(例如，可应用于双极型调制器中的频率调制的ADPLL)中实现。在一个实施例中，数字振荡器(例如，采用TDC的DPLL的振荡器)被用于确定粗时间测量/量化，该粗时间测量/量化在锁相环通过细调节/时间测量被锁定在操作的频率(例如参考频率被同步到反馈或分频器频率)之前对锁相环进行偏置。数字控制振荡器计算组件被配置为根据计数的数字振荡器边沿来计算粗时间测量或粗调节测量，即使当被接收的数字振荡器频率已经被(例如，极化频率调制器或类似的调制器)调制时。调制器的低频部分(例如，调制器的分数采样率转换器)能够被用于计算粗时间测量。边沿选择器、相位生成器和延迟线能够生成用于细调节/时间测量的双极型时间测量(例如，标志值(signvalue))以及产生偏移的取消，该偏移的取消取决于关于系统的使用、时间或改变的过程、电压或温度变化。与具有两个或更多个线性TDC进行对时间和固定时钟频率的正向测量和负向测量相反，这里公开的系统能够用作具有单个延迟线的双极型时间测量单TDC，其也辅助生成双极型时间测量，该测量指示或者表示基于接收的参考信号边沿或接收的反馈/分频器信号边沿的接收时序的不同极性。此外，所公开的系统能够利用调制的频率确定双极型时间测量。公开的附加方面和细节在下文参考图示进一步描述。参考图1，示出了能够根据公开的各个方面操作的示例移动通信设备100。移动通信设备100例如包括数字基带处理器102、RF前端104和用于连接至天线106的天线端口108。移动通信设备100可包括作为数字基带处理器102或者RF前端104的一部分的示例性TDC110，其也可用作例如DPLL内的组件。然而，也可能的是，数字基带处理器102或者RF前端104中每一者包括此TDC110或者甚至包括不止一个此TDC110。RF前端104被耦合至数字基带处理器102和天本文档来自技高网...

【技术保护点】
一种时间数字转换器，包括：延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以生成锁相环的数字振荡器的细时间测量；粗时间计算组件，该粗时间计算组件被配置为基于所述锁相环的数字振荡器的等距周期和非等距周期来生成粗时间测量，其中所述细时间测量和所述粗时间测量形成被传送至所述数字振荡器的所述锁相环的相位差测量。

【技术特征摘要】
2014.11.17 US 14/542,8021.一种时间数字转换器，包括：
延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以
生成锁相环的数字振荡器的细时间测量；
粗时间计算组件，该粗时间计算组件被配置为基于所述锁相环的数字
振荡器的等距周期和非等距周期来生成粗时间测量，其中所述细时间测量
和所述粗时间测量形成被传送至所述数字振荡器的所述锁相环的相位差测
量。
2.如权利要求1所述的时间数字转换器，还包括边沿选择器，该边沿
选择器被配置为通过生成开始边沿、停止边沿和标志值来使能双极型时间
测量，其中所述开始边沿和所述停止边沿是基于参考信号和分频器信号生
成的，并且所述标志值是基于分别接收所述参考信号的边沿和所述分频器
信号的边沿的接收次序生成的。
3.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还
被配置为从数字振荡器计数器接收数字振荡器计数器值并且基于所述数字
振荡器计数器值和来自频率调制器的经调制的数字振荡器频率来生成所述
数字振荡器的粗时间测量。
4.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还
被配置为向求和组件提供所述粗时间测量以生成最终时间测量作为所述相
位差，其中所述最终时间测量是从以下项中导出的：所述粗时间测量、基
于所述延迟线的多个第一比较器的第一二进制转换和基于所述延迟线的多
个第二比较器的第二二进制转换。
5.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还
被配置为基于数字振荡器计数器值递归地生成数字振荡器计算以生成最终
时间测量作为相位测量，其中所述延迟线被配置为生成与不同极性相对应
的时间测量以用于生成双极型时间测量并且消除由工艺依赖、温度依赖或
电压依赖中的至少一者导致的偏移。
6.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还

\t被配置为基于来自极化调制器的一组经调制的频率值、数字振荡器计数器
值和边沿选择器生成的标志值来生成所述粗时间测量，其中所述粗时间计
算组件利用所述标志值来计算非恒定的数字振荡器周期的时间。
7.如权利要求1所述的时间数字转换器，还包括：
边沿选择器，该边沿选择器被配置为将参考时钟的参考信号与分频器
时钟的分频器信号相比较并基于其生成到相位生成器的开始信号和停止信
号，并且还被配置为生成标志值并将所述标志值提供给所述粗时间计算组
件，其中所述标志值是基于分别接收所述参考信号的边沿和所述分频器信
号的边沿的接收次序生成的。
8.如权利要求7所述的时间数字转换器，还包括被耦合至所述多个延
迟级的第一组比较器和第二组比较器，该第一组比较器和第二组比较器被
配置为基于由所述相位生成器提供的开始边沿和停止边沿来控制所述多个
延迟级的不同状态。
9.如权利要求1所述的时间数字转换器，还包括数字振荡器计数器，
该数字振荡器计数器被配置为对所述数字振荡器的周期进行计数并向所述
振荡器提供对于所述周期的计数以确定所述粗时间测量。
10.如权利要求1所述的时间数字转换器，还包括相位生成器，该相
位生成器被配置为基于对接收的开始信号和接收的停止信号到开始边沿和
停止边沿的转换来控制所述多个延迟级的第一延迟元件和第二延迟元件的
延迟线状态的锁存和传播，该开始边沿和停止边沿沿所述多个延迟级传
播，其中所述延迟线被配置为生成没有内部偏移的双极型时间测量。
11.如权利要求10所述的时间数字转换器，其中所述相位生成器和所
述延迟线还被配置为消除在根据至少两个数字振荡器周期和所述双极型时
间测量处理参考时钟路径的参考信号和分频器时钟路径的分频器信号之间

【专利技术属性】
技术研发人员：马库斯·席姆佩尔，
申请(专利权)人：英特尔德国有限责任公司，
类型：发明
国别省市：德国;DE