一种移位寄存器、栅极集成驱动电路及显示装置制造方法及图纸

技术编号:15081350 阅读:19 留言:0更新日期:2017-04-07 12:58
本发明专利技术公开了一种移位寄存器、栅极集成驱动电路及显示装置,在移位寄存器处理电路的输出端和移位寄存器的输出端之间增加了控制模块,由于控制信号端输入的有效控制信号与栅线扫描信号时序部分重叠,且有效控制信号晚于移位寄存器处理电路的输出端输出的栅线扫描信号,因此在控制信号端输入有效控制信号时,控制模块可以控制将移位寄存器处理电路的输出端输出的栅线扫描信号输出至移位寄存器的输出端,使移位寄存器的输出端最终输出的信号晚于栅线扫描信号,保证相邻两个移位寄存器的输出端向连接的栅线最终输出的信号之间具有一定的时间间隔,从而避免相邻行栅线之间的信号串扰现象。

【技术实现步骤摘要】

本专利技术涉及显示
,尤指一种移位寄存器、栅极集成驱动电路及显示装置
技术介绍
随着液晶显示面板的非显示区域设计越来越窄,传统的液晶显示面板的驱动架构已经不能够满足目前的需求,因此,GOA(Gateonarray)技术应运而生,它是一种将栅极驱动电路集成于TFT基板上的技术,通过栅极驱动电路向像素区域的各个薄膜晶体管的栅极提供栅极驱动信号,因此与传统的液晶显示面板的驱动技术相比,不仅节省了栅极驱动电路的焊接(bonding)区域以及扇出(fan-out)布线空间,同时实现了窄边框的设计,为越来越窄的非显示区域的设计提供了可能。然而,随着显示面板的大尺寸设计,产生了另外一个问题,即相邻的栅线与栅线之间的串扰现象。这是由于随着显示面板尺寸的增加,使得面板上的栅线走线变长,当栅极信号由栅线的输入端的近端传输至远端时,受到栅线电阻,以及栅线与源线交叠电容的影响,造成在远端接收到的栅极信号的上升沿和下降沿均有一段时间的延迟,如图1所示,从而产生相邻的栅线之间栅极信号的串扰现象,造成画面的失真。目前,为了解决这一问题,通常采用双边驱动的方式,即在栅线的两端分别设置GOA单元,栅线在两端GOA单元的共同驱动下虽然可以减小串扰现象,但双边驱动的方式需要增加一倍的GOA单元,会导致非显示区域尺寸的增加,不利于窄边框的设计,同时又增加了成本。因此,基于以上考虑,如何确保在不改变GOA单元数量的前提下,解决相邻栅线之间的串扰现象,是目前本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供一种移位寄存器、栅极集成驱动电路及显示装置,用以实现在确保移位寄存器数量不变的情况下,避免相邻两个移位寄存器输出端输出的栅线扫描信号在连接的栅线之间的信号串扰现象。本专利技术实施例提供的一种移位寄存器,包括移位寄存器处理电路;还包括:控制模块;其中,所述控制模块的第一端与所述移位寄存器处理电路的输出端相连,第二端与所述移位寄存器的输出端相连,第三端与控制信号端相连;所述控制模块用于在所述控制信号端的控制下,将所述移位寄存器处理电路的输出端输出的栅线扫描信号输出至所述移位寄存器的输出端;所述控制信号端的有效控制信号与栅线扫描信号时序部分重叠,且有效控制信号晚于栅线扫描信号。在一种可能的实施方式中,在本专利技术实施例提供的上述移位寄存器中,所述控制模块,包括:第一薄膜晶体管;其中,所述第一薄膜晶体管的栅极与所述控制信号端相连,源极与所述移位寄存器处理电路的输出端相连,漏极与所述移位寄存器的输出端相连。在一种可能的实施方式中,本专利技术实施例提供的一种移位寄存器,还包括:滤波模块;其中,所述滤波模块连接于所述移位寄存器处理电路的输出端与所述控制模块的第一端之间,所述滤波模块用于将所述移位寄存器处理电路的输出端输出的栅线扫描信号进行噪声消除处理后输出至所述控制模块的第一端。在一种可能的实施方式中,在本专利技术实施例提供的一移位寄存器中,所述滤波模块包括:第二薄膜晶体管;其中,所述第二薄膜晶体管的栅极和源极分别与所述移位寄存器处理电路的输出端相连,漏极与所述控制模块的第一端相连。在一种可能的实施方式中,本专利技术实施例提供的一种移位寄存器,还包括:第一复位模块;其中,所述第一复位模块的第一端与所述移位寄存器的输出端相连,第二端与参考信号端相连,第三端与复位信号端相连,所述复位信号端与下一级移位寄存器中移位寄存器处理电路的输出端相连;所述第一复位模块用于在所述复位信号端输入复位信号时,将所述参考信号端的参考信号提供给所述移位寄存器的输出端。在一种可能的实施方式中,在本专利技术实施例提供的上述移位寄存器中,所述第一复位模块包括:第三薄膜晶体管;其中,所述第三薄膜晶体管的栅极与所述复位信号端相连,源极与所述参考信号端相连,漏极与所述移位寄存器的输出端相连。在一种可能的实施方式中,本专利技术实施例提供的一种移位寄存器,所述移位寄存器处理电路,包括:输入模块,输出模块,第二复位模块,以及下拉控制模块;其中,所述输入模块的第一端与信号输入端相连,第二端与第一节点相连,所述信号输入端与上一级移位寄存器中移位寄存器处理电路的输出端相连;所述输入模块用于在所述信号输入端输入有效脉冲信号时,控制所述第一节点的电位为第一电位;所述输出模块的第一端与第一时钟信号端相连,第二端与所述第一节点相连,第三端与所述移位寄存器处理电路的输出端相连;所述输出模块用于在所述第一节点为第一电位时,将所述第一时钟信号端的时钟信号提供给所述移位寄存器处理电路的输出端;所述第二复位模块的第一端与参考信号端相连,第二端与复位信号端相连,第三端与所述第一节点相连,第四端与所述移位寄存器处理电路的输出端相连,所述复位信号端与下一级移位寄存器中移位寄存器处理电路的输出端相连;所述第二复位模块用于在所述复位信号端输入复位信号时,将所述参考信号端的参考信号提供给所述第一节点和所述移位寄存器处理电路的输出端;所述下拉控制模块的第一端与第二时钟信号端相连,第二端与所述参考信号端相连,第三端与所述第一节点相连,第四端与所述信号输出端相连;所述下拉控制模块用于在所述第二时钟信号端输入时钟信号时,将所述参考信号端的参考信号分别提供给所述第一节点和所述移位寄存器处理电路的输出端;所述有效脉冲信号和所述时钟信号为高电平信号,所述参考信号为低电平信号;或,所述有效脉冲信号和所述时钟信号为低电平信号,所述参考信号为高电平信号;所述第一时钟信号端和所述第二时钟信号端交替输入所述时钟信号。在一种可能的实施方式中,在本专利技术实施例提供的上述移位寄存器中,所述移位寄存器处理电路,还包括:下拉模块;其中,所述下拉模块的第一端与所述第二时钟信号端相连,第二端与所述第一节点相连,第三端与所述信号输入端相连,第四端与所述参考信号端相连,第五端与所述移位寄存器处理电路的输出端相连;所述下拉模块用于在所述第二时钟信号端输入时钟信号时,将所述参考信号端的参考信号提供给所述移位寄存器处理电路的输出端,并将所述信号输入端与所述第一节点导通。本专利技术实施例提供的一种栅极集成驱动电路,包括级联的多个本专利技术实施例提供的移位寄存器;其中,除首级移位寄存器和末级移位寄存器之外,其余每级移位寄存器中移位寄存器处理电路的输出端均向下一级移位寄存器的信号输入端输入有效脉冲信号,并向上一级移位寄存器的复位信号端输入复位信号;首级移位寄存器中移位寄存器处理电路的输出端向第二级移位寄存器的输入端输入有效脉冲信号;末级移位寄存器中移位寄存器处理电路的输出端向上一级移位寄存器的复位信号端输入复位信号。本专利技术实施例还提供了一种显示装置,包括本专利技术实施例提供的栅极集成驱动电路。本专利技术实施例的有益效果包括:本专利技术实施例提供的一种移位寄存器、栅极集成驱动电路及显示装置,在移位寄存器处理电路的输出端和移位寄存器的输出端之间增加了控制模块;其中,控制模块的第一端与移位寄存器处理电路的输出端相连,第二端与移位寄存器的输出端相连,第三端与控制信号端相连。由于控制信号端输入的有效控制信号与栅线扫描信号时序部分重叠,且有效控制信号晚于移位寄存器处理电路的输出端输出的栅线扫描信号,因此,在控制信号端输入有效控制信号时,控制模块可以控制将移位寄存器处理电路的输出端输出的本文档来自技高网...

【技术保护点】
一种移位寄存器,包括移位寄存器处理电路;其特征在于,还包括:控制模块;其中,所述控制模块的第一端与所述移位寄存器处理电路的输出端相连,第二端与所述移位寄存器的输出端相连,第三端与控制信号端相连;所述控制模块用于在所述控制信号端的控制下,将所述移位寄存器处理电路的输出端输出的栅线扫描信号输出至所述移位寄存器的输出端;所述控制信号端的有效控制信号与栅线扫描信号时序部分重叠,且有效控制信号晚于栅线扫描信号。

【技术特征摘要】
1.一种移位寄存器,包括移位寄存器处理电路;其特征在于,还包括:控制模块;其中,所述控制模块的第一端与所述移位寄存器处理电路的输出端相连,第二端与所述移位寄存器的输出端相连,第三端与控制信号端相连;所述控制模块用于在所述控制信号端的控制下,将所述移位寄存器处理电路的输出端输出的栅线扫描信号输出至所述移位寄存器的输出端;所述控制信号端的有效控制信号与栅线扫描信号时序部分重叠,且有效控制信号晚于栅线扫描信号。2.如权利要求1所述的移位寄存器,其特征在于,所述控制模块,包括:第一薄膜晶体管;其中,所述第一薄膜晶体管的栅极与所述控制信号端相连,源极与所述移位寄存器处理电路的输出端相连,漏极与所述移位寄存器的输出端相连。3.如权利要求1所述的移位寄存器,其特征在于,还包括:滤波模块;其中,所述滤波模块连接于所述移位寄存器处理电路的输出端与所述控制模块的第一端之间,所述滤波模块用于将所述移位寄存器处理电路的输出端输出的栅线扫描信号进行噪声消除处理后输出至所述控制模块的第一端。4.如权利要求3所述的移位寄存器,其特征在于,所述滤波模块包括:第二薄膜晶体管;其中,所述第二薄膜晶体管的栅极和源极分别与所述移位寄存器处理电路的输出端相连,漏极与所述控制模块的第一端相连。5.如权利要求1所述的移位寄存器,其特征在于,还包括:第一复位模块;其中,所述第一复位模块的第一端与所述移位寄存器的输出端相连,第二端与参考信号端相连,第三端与复位信号端相连,所述复位信号端与下一级移位寄存器中移位寄存器处理电路的输出端相连;所述第一复位模块用于在所述复位信
\t号端输入复位信号时,将所述参考信号端的参考信号提供给所述移位寄存器的输出端。6.如权利要求5所述的移位寄存器,其特征在于,所述第一复位模块包括:第三薄膜晶体管;其中,所述第三薄膜晶体管的栅极与所述复位信号端相连,源极与所述参考信号端相连,漏极与所述移位寄存器的输出端相连。7.如权利要求1-6任一项所述的移位寄存器,其特征在于,所述移位寄存器处理电路,包括:输入模块,输出模块,第二复位模块,以及下拉控制模块;其中,所述输入模块的第一端与信号输入端相连,第二端与第一节点相连,所述信号输入端与上一级移位寄存器中移位寄存器处理电路的输出端相连;所述输入模块用于在所述信号输入端输入有效脉冲信号时,控制所述第一节点的电位为第一电位;...

【专利技术属性】
技术研发人员:王慧赵剑
申请(专利权)人:京东方科技集团股份有限公司合肥鑫晟光电科技有限公司
类型:发明
国别省市:北京;11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1