一种适用小型化封装的半桥整流肖特基器件及制造方法技术

本发明专利技术公开了一种适用小型化封装的半桥整流肖特基器件；该器件具有新型的结构，用一颗本发明专利技术的肖特基器件，可实现半桥整流功能，而传统的半桥整流器件，需要两颗传统的肖特基器件才能实现；同时，此肖特基器件的芯片面积与一颗传统的肖特基器件的芯片尺寸相当，因此与同规格传统的半桥整流肖特基器件比，可使用更小的封装体，最终实现半桥整流肖特基器件的封装小型化。另外，本发明专利技术的肖特基器件的制造制程，与传统的肖特基器件的加工制程兼容性好，容易实现。

【技术实现步骤摘要】

本专利技术涉及到肖特基器件及其制造流程，主要涉及一种适用小型化封装的、适用于半桥整流的肖特基器件及其制造方法。
技术介绍
肖特基属于单极器件，其反向恢复时间极短，使其被广泛的应用于高频整流电路中，又因其具有低的正向饱和压降的特点，功耗低，被广泛应用；又随着手持设备的发展及功能更多样化，要求在一个PCB板上将排布更多的器件，进而要求器件朝着更小型化的方向发展，而一个器件的尺寸，即塑封体的尺寸，通常比框架尺寸大60微米以上的塑封余量，框架的尺寸比芯片的尺寸大60微米以上的上偏余量，而塑封余量、上偏余量由封装厂的设备能力决定，不易缩小，因此器件的封装体小型化，需要从封装的器件的芯片尺寸上着手；通常一个半桥封装的肖特基整流器，是将两个普通的肖特基芯片并排着共阴结构封装在一个塑封体内，如图1所示，因此，普通的半桥整流肖特基器件的尺寸，要比两颗肖特基芯片之和还大120微米以上，而120微米的封装余量很难改变，因此只能减小芯片尺寸，但是芯片尺寸减小，电流密度将增加，同等条件下，电流密度增加会导致功耗增加，因此减小芯片尺寸来降低封装体的尺寸，会带来功耗增加问题；半桥整流肖特基器件也是面临此问题，因此行业内的技术人员做出了很多的努力，本专利技术提出的肖特基器件，通过结构创新设计，可实现同等功率的半桥整流肖特基器件的芯片，尺寸降低约一半，进而可降低封装体的尺寸，实现半桥整流肖特基器件的小型化封装，如图2所示，并且通过优化整合的制造方法，制造成品并未增加过多，使本专利技术的器件更具竞争性。
技术实现思路
本专利技术提出了一种适用小型化封装的半桥整流肖特基器件及制造方法，通过半桥整流肖特基器件的芯片结构设计创新，在一个肖特基芯片结构中，包含了两个共阴结构的肖特基器件，使得本专利技术的器件具有共阴的半桥整流肖特基器件的功能；另外本专利技术，提出了优化整合的制造流程，与传统的肖特基芯片制造流程兼容，可以更容易的获得本专利技术的半桥整流肖特基器件结构。本专利技术提出了一种适用小型化封装的半桥整流肖特基器件及制造方法。1、一种适用小型化封装的半桥整流肖特基器件0，其特征在于结构包括：在高掺杂的N+衬底硅片的两个表面上，双面外延形成上外延层和下外延层N-，在上外延层表面，有一个肖特基势垒区4，在势垒区边缘处，有P+保护环3,在P+保护环3外侧，有厚的介质绝缘层2，肖特基势垒区表面的金属层形成器件的上阳极5；上外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环1，高浓度的N型掺杂环1表面有薄的绝缘介质层6，高浓度掺杂环1上的金属层形成器件的共阴极10；在下外延层表面，有一个肖特基势垒区14，在势垒区边缘处，有P+保护环13，在P+保护环13外侧，有厚的介质绝缘层12，肖特基势垒区表面的金属层形成器件的下阳极15；下外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环11，高浓度的N型掺杂环11表面有薄的绝缘介质层16，薄绝缘介质层16与厚绝缘介质层12，有台阶差。2、本专利技术的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片浓度区高于5E18atm/cm3，N-外延层浓度在5E14atm/cm3至7E15atm/cm3之间，高浓度的N型掺杂环11表面浓度高于5E19atm/cm3。3、本专利技术的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片为双面抛光片，片厚340微米至360微米之间，上、下N-外延层厚度相同，在4微米至20微米之间，高浓度的N型掺杂环1、11的扩散深度比N-外延层厚度多3微米以上，P+保护环3、13表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3，表面厚绝缘介质层2、12厚度在3微米至10微米之间，P+保护环3、13结深在2微米至4微米之间，表面薄绝缘介质层6、16厚度在0.4微米至0.6微米之间。4、本专利技术的一种适用小型化封装的半桥整流肖特基器件0器件，其特征在于：在一个器件上，具有2个肖特基势垒结，两个肖特基势垒结，呈共阴结构。5、本专利技术的一种适用小型化封装的半桥整流肖特基器件的制造方法，其特征在于：可形成一种适用小型化封装的半桥整流肖特基器件的制造流程，包括如下步骤：A、在双面抛光的高浓度掺杂的N+单晶硅片上，通过外延技术，在N+单晶片的上、下表面，形成厚度相同的外延层，再通过热氧化工艺，低压气相生长技术，在上下表面形成厚的绝缘介质层，经过第一次双面光刻、槽式湿法腐蚀，在上、下面的高浓度的N型掺杂环的窗口同时刻开，通过三氯氧磷气体携带式热分解工艺进行磷杂质掺杂，经过高温推结工艺，高浓度的N型掺杂环1、11同时形成，并在表面形成薄氧化层；B、进行第二次双面光刻、槽式湿法腐蚀，将上、下面的P+保护环的窗口同时刻开，上、下面分别通过硼杂质注入，注入后进行高温推结，P+保护环3、13同时形成，并在表面形成薄氧化层；C、进行第三次双面光刻、槽式湿法腐蚀，将上、下面的肖特基势垒区的窗口刻开，并将高浓度的N型掺杂环的引线孔刻开，再采用溅射工艺，上、下面分别进行肖特基势垒金属淀积，淀积后采用炉管合金工艺进行肖特基势垒合金，由于高浓度的N型掺杂环的磷浓度过高，不能形成肖特基势垒结，而肖特基势垒区的磷浓度不高，可以形成肖特基势垒结，最终在上、下面的肖特基势垒区窗口同时形成肖特基势垒结4、14；D、上、下面分别采用金属蒸发工艺，进行金属淀积，在上、下面形成金属层，经过第四次双面光刻，槽式湿法腐蚀，将上、下表面的金属腐蚀开，在上表面形成上阳极5、共阴极10，在下表面形成下阳极15，最终形成本专利技术器件0的结构。6、本专利技术的一种适用小型化封装的半桥整流肖特基器件的制造方法，其特征在于：采用双面光刻、槽式湿法腐蚀工艺，同时形成上、下面的结构窗口，同时进行上、下面推结、合金，可形成对称一致的结构，两个肖特基结的整流能力对称性好。附图说明图1为普通共阴半桥肖特基器件封装尺寸说明图；图2为本专利技术半桥肖特基器件封装尺寸说明图；图3为本专利技术的肖特基器件的纵向结构示意图。具体实施方式图1示出了普通共阴半桥肖特基器件封装尺寸说明图，图中示出的尺寸26为器件的封装的横向尺寸，该器件由两个肖特基器件的芯片23并排置于金属框架22内，金属框架22及肖特基器件的芯片被塑封料21包裹，其中，肖特基器件的芯片边缘与金属框架的边缘之间的距离，通常称为上偏余量，一般单边的上偏余量尺寸要大于30微米，以防止焊料溢出量以及上片设备的能力形成的偏差，而金属框架的边缘到塑封料外沿的距离，通常称为塑封余量，一般单边的塑封余量尺寸要大于30微米，用以防止模具及机械偏差导致框架外漏，因此通常情况下，器件的封装尺寸要比肖特基器件的芯片尺寸大120微米以上。图2示出了采用本专利技术的半桥整流肖特基器件的封装尺寸说明图，图中示出的本专利技术的器件的封装的横向尺寸36，该器件由一个本专利技术的肖特基器件的芯片33并排于金属框架32内，金属框架32及肖特基器件的芯片被塑封料31包裹，其中，单边的上偏余量尺寸要大于30微米，单边的塑封余量尺寸要大于30微米，因此器件的封装尺寸要比肖特基器件的芯片尺寸大120微米以上，但本专利技术的肖特基器件的芯片只用一颗，就可以实现半桥整流功能，而一颗肖特基器件的芯片的尺寸，与普通封装的半桥整流肖特基器本文档来自技高网...

【技术保护点】
一种适用小型化封装的半桥整流肖特基器件（0），其特征在于结构包括：在高掺杂的N+衬底硅片的两个表面上，双面外延形成上外延层和下外延层N‑，在上外延层表面，有一个肖特基势垒区（4），在势垒区边缘处，有P+保护环（3）,在P+保护环（3）外侧，有厚的介质绝缘层（2），肖特基势垒区表面的金属层形成器件的上阳极（5）；上外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环（1），高浓度的N型掺杂环（1）表面有薄的绝缘介质层（6），高浓度掺杂环（1）上的金属层形成器件的共阴极（10）；在下外延层表面，有一个肖特基势垒区（14），在势垒区边缘处，有P+保护环（13），在P+保护环（13）外侧，有厚的介质绝缘层（12），肖特基势垒区表面的金属层形成器件的下阳极（15）；下外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环（11），高浓度的N型掺杂环（11）表面有薄的绝缘介质层（16），薄绝缘介质层（16）与厚绝缘介质层（12），有台阶差。

【技术特征摘要】
1.一种适用小型化封装的半桥整流肖特基器件（0），其特征在于结构包括：在高掺杂的N+衬底硅片的两个表面上，双面外延形成上外延层和下外延层N-，在上外延层表面，有一个肖特基势垒区（4），在势垒区边缘处，有P+保护环（3）,在P+保护环（3）外侧，有厚的介质绝缘层（2），肖特基势垒区表面的金属层形成器件的上阳极（5）；上外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环（1），高浓度的N型掺杂环（1）表面有薄的绝缘介质层（6），高浓度掺杂环（1）上的金属层形成器件的共阴极（10）；在下外延层表面，有一个肖特基势垒区（14），在势垒区边缘处，有P+保护环（13），在P+保护环（13）外侧，有厚的介质绝缘层（12），肖特基势垒区表面的金属层形成器件的下阳极（15）；下外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环（11），高浓度的N型掺杂环（11）表面有薄的绝缘介质层（16），薄绝缘介质层（16）与厚绝缘介质层（12），有台阶差。2.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片浓度区高于5E18atm/cm3,N-外延层浓度在5E14atm/cm3至7E15atm/cm3之间，高浓度的N型掺杂环（11）表面浓度高于5E19atm/cm3。3.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片为双面抛光片，片厚340微米至360微米之间，上、下N-外延层厚度相同，在4微米至20微米之间，高浓度的N型掺杂环（1）、（11）的扩散深度比N-外延层厚度多3微米以上，P+保护环（3）、（13）表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3，表面厚绝缘介质层（2）、（12）厚度在3微米至10微米之间，P+保护环（3）、（13）结深在2微米至4微米之间，表面薄绝缘介质层（6）、（16）厚度在0.4微米至0.6微米之间。4.如权利要求1所述的一种适用小型化...

【专利技术属性】
技术研发人员：关世瑛，
申请(专利权)人：上海芯石微电子有限公司，
类型：发明
国别省市：上海;31