一种栅极驱动电路制造技术

本发明专利技术公开了一种栅极驱动电路，其包括多级栅极驱动单元。其中，每级栅极驱动单元包括受控于上一级栅极驱动单元输出的扫描信号以控制第一节点的电位的输入控制模块、根据第一节点的电位控制栅极驱动单元输出端的电位的输出控制模块、根据第二节点的电位下拉本级栅极驱动单元的输出端的电位的下拉模块、维持第二节点在非扫描期间的电位以使本级栅极驱动单元的输出端的电位维持在负电位的下拉维持模块、以及使第一节点的电位在非扫描期间保持在负电位的补偿模块。补偿模块使晶体管的阈值电压不会对第一节点的电位造成影响，从而在很大程度上提高了栅极驱动电路的稳定性，有利于液晶显示面板显示效果的提高。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种栅极驱动电路。
技术介绍
GOA(Gate Drive On Array)技术，是利用薄膜晶体管(thin film transistor,TFT)阵列(Array)的制程来将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。由于GOA技术有利于显示屏栅极驱动侧的窄边框设计以及成本的降低，因为得到广泛地应用和研究。随着氧化物半导体薄膜晶体管(例如，IGZO，铟镓锌氧化物薄膜晶体管)的发展，氧化物半导体相应的面板周边集成电路也成为关注的焦点。由于氧化物薄膜晶体管的载流子迁移率是非晶硅薄膜晶体管的20-30倍，因此可大大提高薄膜晶体管对像素电极的充放电速率。可以看出，氧化物薄膜晶体管可以提高像素的响应速度，实现更快的刷新率，从而能够大大提高像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。氧化物半导体薄膜晶体管的GOA电路未来有可能取代非晶硅的GOA电路。然而，现有技术中针对氧化物半导体薄膜晶体管的GOA电路的开发较少，这是因为需要克服很多由于氧化物薄膜晶体管电性本身带来的问题。具体地，由于IGZO属于N型半导体，空穴数目很少，因此IGZO-TFT通常表现出较佳的负偏压应力(NBTS)特性。然而，IGZO-TFT的正向偏压应力却并不理想。长时间的正向偏压应力会导致TFT的阈值电压(Vth)产生正向漂移，从而使得IGZO-TFT器件的打开速度变慢，进而对GOA电路产生严重影响。
技术实现思路
本专利技术所要解决的技术问题是：现有技术中IGZO-TFT的正向偏压应力并不理想。长时间的正向偏压应力会导致TFT的阈值电压产生正向漂移，从而使得IGZO-TFT器件的打开速度变慢，进而对GOA电路产生严重影响。为了解决上述技术问题，本专利技术提供了一种栅极驱动电路。本专利技术的技术方案为：一种栅极驱动电路，包括以串联方式连接的多级栅极驱动单元，每级栅极驱动单元设置为依据上一级栅极驱动单元输出的扫描信号、下一级栅极驱动单元输出的扫描信号以及时钟信号来在其输出端输出扫描信号；每级栅极驱动单元包括：输入控制模块，设置为受控于所述上一级栅极驱动单元输出的扫描信号，以控制第一节点的电位；连接所述第一节点的输出控制模块，设置为根据所述第一节点的电位控制本级栅极驱动单元的输出端的电位；连接所述输出控制模块的下拉模块，设置为根据第二节点的电位下拉本级栅极驱动单元的输出端的电位；连接所述下拉模块的下拉维持模块，设置为维持所述第二节点在非扫描期间的电位，以使本级栅极驱动单元的输出端的电位维持在负电位；以及连接所述下拉维持模块和所述第一节点的补偿模块，设置为使所述第一节点的电位在所述非扫描期间保持在负电位。优选的是，所述下拉维持模块包括：第五十一晶体管，其栅极与漏极均连接恒压高电位输出端，源极连接第四节点；第五十二晶体管，其栅极连接所述第一节点，漏极连接所述第四节点，源极连接第一负电位输出端；第五十三晶体管，其栅极连接所述第四节点，漏极连接所述恒压高电位输出端，源极连接第二节点；第五十四晶体管，其栅极连接所述第一节点，漏极连接所述第二节点，源极连接第三节点；第七十三晶体管，其栅极连接所述第四节点，漏极连接所述恒压高电位输出端，源极连接所述第三节点；第七十四晶体管，其栅极连接所述第一节点，漏极连接所述第三节点，源极连接恒压低电位输出端；第八十一晶体管，其栅极连接所述第一节点，漏极连接所述恒压高电位输出端，源极连接第五节点；第八十二晶体管，其栅极连接所述第二节点，漏极连接所述恒压低电位输出端，源极连接所述第五节点；第四十二晶体管，其栅极连接所述补偿模块，漏极连接所述第一节点，源极连接所述第五节点；以及第三十二晶体管，其栅极连接所述第二节点，漏极连接本级栅极驱动单元的输出端，源极连接所述第一负电位输出端；其中，所述恒压低电位输出端的电位低于所述第一负电位输出端的电位。优选的是，所述恒压高电位输出端的电位为20-30V，所述恒压低电位输出端的电位和所述第一负电位输出端的电位均为-5--8V。优选的是，所述补偿模块包括：第一晶体管，其栅极连接本级栅极驱动单元的输出端，漏极连接正电位输出端，源极连接所述第四十二晶体管的栅极；第二晶体管，其栅极连接所述第二节点，漏极连接所述第四十二晶体管的栅极，源极连接第六节点；第三晶体管，其栅极和源极均连接本级栅极驱动单元的输出端，漏极连接所述第六节点；存储电容；以及第四晶体管，其栅极连接所述第二节点，漏极通过所述存储电容连接所述第六节点，源极连接第二负电位输出端；其中，所述恒压低电位输出端的电位、所述第一负电位输出端的电位和所述第二负电位输出端的电位依次增加；所述恒压高电位输出端的电位高于所述正电位输出端的电位。优选的是，所述正电位输出端的电位为2-5V。优选的是，所述输入控制模块包括第十一晶体管；其中，所述第十一晶体管的栅极连接所述恒压高电位输出端，漏极连接上一级栅极驱动单元的输出端，源极连接所述第一节点。优选的是，所述输出控制模块包括：第二十一晶体管，其栅极连接所述第一节点，漏极连接所述时钟信号的输出端，源极连接本级栅极驱动单元的输出端；第二十二晶体管，其栅极连接所述第一节点，漏极连接所述时钟信号的输出端，源极连接本级栅极驱动单元的驱动输出端；以及自举电容，所述第一节点通过所述自举电容连接本级栅极驱动单元的输出端。优选的是，所述下拉模块包括第四十晶体管和第四十一晶体管：其中，所述第四十晶体管的栅极和漏极均连接所述第一节点，源极连接所述第四十一晶体管的漏极；所述第四十一晶体管的栅极连接下一级栅极驱动单元的输出端，源极连接本级栅极驱动单元的输出端。与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：本专利技术利用补偿模块，使流经连接第一节点的晶体管的电流与该晶体管的阈值电压无关。因此，该晶体管的阈值电压不会对第一节点的电位造成影响。从而本专利技术能够有效地解决由阈值电压正向漂移导致的电流变化的问题，在很大程度上提高了栅极驱动电路的稳定性，有利于液晶显示面板显示效果的提高。本专利技术的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1示出了现有技术中由于薄膜晶体管的阈值电压向右漂移引起的第一节点和栅极驱动单元的输出端的电位输出异常的示意图；图2示出了本专利技术实施例栅极驱动单元的原理示意图；图3示出了本专利技术实施例栅极驱动单元的电路示意图；图4示出了当第一节点输出高电位时图3中补偿模块的状态示意图；图5示出了当第二节点输出高电位时图3中补偿模块的状态示意图；以及图6示出了本专利技术实施例栅极驱动单元的波形设置及关键节点的输出波形示意图。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包括以串联方式连接的多级栅极驱动单元，每级栅极驱动单元设置为依据上一级栅极驱动单元输出的扫描信号、下一级栅极驱动单元输出的扫描信号以及时钟信号来在其输出端输出扫描信号；每级栅极驱动单元包括：输入控制模块，设置为受控于所述上一级栅极驱动单元输出的扫描信号，以控制第一节点的电位；连接所述第一节点的输出控制模块，设置为根据所述第一节点的电位控制本级栅极驱动单元的输出端的电位；连接所述输出控制模块的下拉模块，设置为根据第二节点的电位下拉本级栅极驱动单元的输出端的电位；连接所述下拉模块的下拉维持模块，设置为维持所述第二节点在非扫描期间的电位，以使本级栅极驱动单元的输出端的电位维持在负电位；以及连接所述下拉维持模块和所述第一节点的补偿模块，设置为使所述第一节点的电位在所述非扫描期间保持在负电位。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括以串联方式连接的多级栅极驱动单元，每级栅极驱动单元设置为依据上一级栅极驱动单元输出的扫描信号、下一级栅极驱动单元输出的扫描信号以及时钟信号来在其输出端输出扫描信号；每级栅极驱动单元包括：输入控制模块，设置为受控于所述上一级栅极驱动单元输出的扫描信号，以控制第一节点的电位；连接所述第一节点的输出控制模块，设置为根据所述第一节点的电位控制本级栅极驱动单元的输出端的电位；连接所述输出控制模块的下拉模块，设置为根据第二节点的电位下拉本级栅极驱动单元的输出端的电位；连接所述下拉模块的下拉维持模块，设置为维持所述第二节点在非扫描期间的电位，以使本级栅极驱动单元的输出端的电位维持在负电位；以及连接所述下拉维持模块和所述第一节点的补偿模块，设置为使所述第一节点的电位在所述非扫描期间保持在负电位。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉维持模块包括：第五十一晶体管，其栅极与漏极均连接恒压高电位输出端，源极连接第四节点；第五十二晶体管，其栅极连接所述第一节点，漏极连接所述第四节点，源极连接第一负电位输出端；第五十三晶体管，其栅极连接所述第四节点，漏极连接所述恒压高电位输出端，源极连接第二节点；第五十四晶体管，其栅极连接所述第一节点，漏极连接所述第二节点，源极连接第三节点；第七十三晶体管，其栅极连接所述第四节点，漏极连接所述恒压高电位输出端，源极连接所述第三节点；第七十四晶体管，其栅极连接所述第一节点，漏极连接所述第三节点，源极连接恒压低电位输出端；第八十一晶体管，其栅极连接所述第一节点，漏极连接所述恒压高电位输出端，源极连接第五节点；第八十二晶体管，其栅极连接所述第二节点，漏极连接所述恒压低电位输出端，源极连接所述第五节点；第四十二晶体管，其栅极连接所述补偿模块，漏极连接所述第一节点，源极连接所述第五节点；以及第三十二晶体管，其栅极连接所述第二节点，漏极连接本级栅极驱动单元的输出端，源极连接所述第一负电位输出端；其中，所述恒压低电位输出端的电位低于所...

【专利技术属性】
技术研发人员：石龙强，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44