用于管芯探测的结构制造技术

封装件包括器件管芯，器件管芯包括位于器件管芯的顶面处的金属柱和位于金属柱的侧壁上的焊料区。模制材料环绕器件管芯，其中，模制材料的顶面与器件管芯的顶面基本齐平。介电层与模制材料和器件管芯重叠，其中介电层的底面与器件管芯的顶面和模制材料的顶面接触。再分布线(RDL)延伸至介电层内以电连接至金属柱。本发明专利技术的实施例还涉及用于管芯探测的结构。

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路，更具体地，涉及用于管芯探测的结构。
技术介绍
随着半导体技术的演化，半导体芯片/管芯正变得越来越小。同时，需要将更多的功能集成到半导体管芯内。因此，半导体管芯需要把越来越大量的I/O焊盘封装到较小的区域内，并且I/O焊盘的密度随着时间快速上升。结果，半导体管芯的封装变得更加困难，这不利地影响封装的产量。传统的封装技术可以分为两类。在第一类中，在锯切晶圆上管芯之前封装晶圆上管芯。该封装技术具有一些有利特征，诸如较大的生产力和较低的成本。此外，需要较少的底部填充物或模塑料。然而，该封装技术也遭受缺点。由于管芯的尺寸正变得越来越小，并且相应的封装件仅可以是扇入型封装件，其中，每个管芯的I/O焊盘限制于直接位于相应的管芯的表面上方的区域。在管芯的有限区域的情况下，由于I/O焊盘的间距的限制而限制了I/O焊盘的数量。如果焊盘的间距减小，可能发生焊料桥接。此外，在固定的球尺寸需求下，焊球必须具有特定尺寸，这进而限制了可以封装在管芯的表面上的焊球的数量。在另一类封装中，在封装管芯之前从晶圆锯切管芯。该封装技术的有利特征是形成扇出型封装件的可能性，这意味着管芯上的I/O焊盘可以分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。该封装技术的另一有利特征是，封装“已知良好管芯”，以及丢弃缺陷管芯，并且因此成本和精力不会浪费在缺陷管芯上。
技术实现思路
本专利技术的实施例提供了一种封装件，包括：器件管芯，包括：金属柱，
位于所述器件管芯的顶面处；和焊料区，位于所述金属柱的侧壁上；模制材料，环绕所述器件管芯，其中，所述模制材料的顶面与所述器件管芯的顶面基本齐平；介电层，与所述模制材料和所述器件管芯重叠，其中，所述介电层的底面与所述器件管芯的顶面和所述模制材料的顶面接触；以及再分布线(RDL)，延伸至所述介电层内以电连接至所述金属柱。本专利技术的另一实施例提供了一种封装件，包括：器件管芯，包括：衬底；金属柱，位于所述器件管芯的表面处；焊料区，具有位于所述金属柱的侧壁上的部分，并且所述焊料区电连接至所述金属柱；和聚合物层，环绕所述金属柱，其中，所述金属柱和所述焊料区中的至少一个的顶面与所述聚合物层的顶面基本齐平，并且所述聚合物层与所述衬底共末端；模制材料，环绕所述器件管芯，其中，所述模制材料的边缘与所述聚合物层的边缘接触；通孔，穿过所述模制材料；介电层，位于所述器件管芯和所述模制材料上方；多条第一再分布线，位于所述模制材料上面，其中，所述多条第一再分布线的第一条具有穿过所述介电层的通孔部分以与所述金属柱和所述焊料区中的至少一个的顶面接触；以及多条第二再分布线，位于所述模制材料下面，其中，所述多条第一再分布线的第二条通过所述通孔电连接至所述多条第二再分布线中的一条。本专利技术的又一实施例提供了一种方法，包括：在器件管芯的金属柱的顶面和侧壁上形成焊料区；通过使探针与所述焊料区接触来探测所述器件管芯；在所述探测之后，将所述器件管芯模制在模制材料中；平坦化所述器件管芯和所述模制材料，其中，所述焊料区的顶面与所述模制材料的顶面齐平，并且去除所述焊料区的位于所述金属柱上方的至少部分；在所述器件管芯和所述模制材料上方形成与所述器件管芯和所述模制材料接触的介电层；以及形成再分布线，所述再分布线包括穿过所述介电层的通孔部分，其中，每个所述通孔部分均与所述焊料区和所述金属柱中的至少一个接触。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。
应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图3示出了根据一些实施例的在器件管芯的形成中的中间阶段的截面图；图4至图18示出了根据一些实施例的在器件管芯的封装中的中间阶段的截面图和立体图；图19至图21是根据一些实施例的封装件的截面图；以及图22是图1至图18中示出的封装工艺的工艺流程。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。根据各个示例性实施例提供了封装件及其形成方法。示出了形成封装件的中间阶段。讨论了实施例的变化。贯穿各个视图和说明性实施例，相同的参考标号用于指代相同的元件。图1至图18示出了根据一些实施例的在集成扇出型(InFO)结构的形成中的中间阶段的截面图。在如图22所示的工艺流程图300中也示意性地
示出了图1至图18中示出的步骤。在随后的讨论中，参照图22中的工艺步骤讨论了图1至图18中示出的工艺步骤。图1示出了根据示例性实施例的晶圆20的截面图。晶圆20包括位于晶圆20中的多个半导体芯片22。晶圆20还包括在半导体芯片22内延伸的半导体衬底30。半导体衬底30可以是块状硅衬底或绝缘体上硅衬底。可选地，半导体衬底30可以包括包含III族、IV族和V族元素的其他半导体材料。在半导体衬底30的表面30A处形成集成电路32。集成电路32可以包括位于其中的互补金属氧化物半导体(CMOS)晶体管。器件管芯22还可以包括位于半导体衬底30上方的层间电介质(ILD)33和位于ILD 33上方的互连结构34。互连结构34包括介电层38以及形成在介电层38中的金属线35和通孔36。根据本专利技术的一些实施例，介电层38由低k介电材料形成。例如，低k介电材料的介电常数(k值)可以小于约2.8，或小于约2.5。金属线35和通孔36可以由铜、铜合金或其他含金属导电材料形成。可以使用单镶嵌和/或双镶嵌工艺形成金属线35和通孔36。金属焊盘40形成在互连结构34上方并且可以通过互连结构34中的金属线35和通孔36电连接至电路32。金属焊盘40可以是铝焊盘或铝-铜焊盘，或者可以包括其他金属。根据本专利技术的一些实施例，位于金属焊盘40下面并且接触金属焊盘40的金属部件是金属线。在可选实施例中，位于金属焊盘40下面并且接触金属焊盘40的金属部件是金属通孔。形成钝化层42以覆盖金属焊盘40的边缘部分。通过钝化层42中的开口暴露每个金属焊盘40的中心部分。钝化层42可以由非多孔材料形成。根据本专利技术的一些实施例，钝化层42是复合层，该复合层包括氧化硅层(未示出)和位于氧化硅层上方的氮化硅层(未示出)。在可选实施例中，钝化层42包括未掺杂本文档来自技高网...

【技术保护点】
一种封装件，包括：器件管芯，包括：金属柱，位于所述器件管芯的顶面处；和焊料区，位于所述金属柱的侧壁上；模制材料，环绕所述器件管芯，其中，所述模制材料的顶面与所述器件管芯的顶面基本齐平；介电层，与所述模制材料和所述器件管芯重叠，其中，所述介电层的底面与所述器件管芯的顶面和所述模制材料的顶面接触；以及再分布线(RDL)，延伸至所述介电层内以电连接至所述金属柱。

【技术特征摘要】
2015.03.16 US 14/658,9511.一种封装件，包括：器件管芯，包括：金属柱，位于所述器件管芯的顶面处；和焊料区，位于所述金属柱的侧壁上；模制材料，环绕所述器件管芯，其中，所述模制材料的顶面与所述器件管芯的顶面基本齐平；介电层，与所述模制材料和所述器件管芯重叠，其中，所述介电层的底面与所述器件管芯的顶面和所述模制材料的顶面接触；以及再分布线(RDL)，延伸至所述介电层内以电连接至所述金属柱。2.根据权利要求1所述的封装件，还包括：通孔，穿过所述模制材料，其中，所述通孔的顶面与所述器件管芯的顶面基本共面。3.根据权利要求1所述的封装件，其中，所述RDL的底面与所述金属柱的顶面接触，并且所述焊料区的顶面与所述金属柱的顶面共面。4.根据权利要求1所述的封装件，其中，所述RDL的底面与所述焊料区的顶面接触，并且所述焊料区包括与所述金属柱重叠的部分。5.根据权利要求1所述的封装件，其中，所述RDL的通孔部分穿过所述焊料区的顶部以与所述金属柱的顶面接触。6.根据权利要求1所述的封装件，还包括：扩散阻挡层，环绕所述金属柱，其中，所述扩散阻挡层与所述金属柱和所述焊料区物理接触，并且所述扩散阻挡层使所述金属柱和所述焊料区彼此分离。7.根据权利要求1所述的封装件，其中，所述金属柱由非焊料金属材料形成。8.根据权利要求1所述的封装件，其中，所述器件管芯还包括环绕所述金属柱的聚合物，其中，所述金属柱的侧壁的上部与所述...

【专利技术属性】
技术研发人员：陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71