本发明专利技术涉及一种电路装置，其具有数量为至少两个的半导体芯片，其被相继地设置为一排，该排以第一横向方向延伸。每个半导体芯片具有半导体主体以及第一负载连接端和第二负载连接端。所有的半导体芯片的第一负载连接端相互导电地连接以及所有的半导体芯片的第二负载连接端相互导电地连接。装置还具有第一负载电流汇流导轨以及与其导电连接的外部连接端。对于半导体芯片中的每个来说存在至少一个电连接导体，在第一连接位置处所涉及的连接导体与第一负载连接端导电连接以及在第二连接位置处所涉及的连接导体与第一负载电流汇流导轨导电连接。
【技术实现步骤摘要】
本专利技术设及一种电路装置，其中并联连接有两个或者多个半导体忍片，W便能够 处理更高的负载电流。该并联电路此外通常通过一个或者多个键合线来实现，运些键合线 完全地或者基本上（例如导轨支撑点，其位于相邻的半导体忍片之间并且键合至键合线） 可选地从忍片上侧引至忍片上侧。负载电流的快速变化一-例如如其在开关过程之中所出 现的一-能够由于不可避免的键合线和并联连接的半导体忍片的其他电气连接导体的电 感而导致不期望的高的感应电压。运一点尤其是在当较大数量的半导体忍片并联连接时能 够出现。例如，基于半导体基底材料碳化娃（SiC)或氮化嫁（GaN)的半导体忍片通常W较 小的忍片底面来加W制造，W便避免产量损失。运将引起W下后果，即为了达到该电路装置 的期望的载流能力而必须并联连接有较大数量的同步地加W驱动的半导体忍片，因为半导 体忍片的载流能力随着忍片底面的降低而下降（在相同的或者相似的忍片构造时）。通常 来说多个忍片和所属的连接导线的装置将会引起高的漏电感并且并联电路的半导体忍片 的不对称的运行在运种意义上意味着该并联电路的不同的半导体忍片的负载电流的显著 的区别。
技术介绍
保持运样的并联电路的较小的电感的传统的措施在于W-排的方式来设置该并 联连接的半导体忍片，该排垂直于该电路装置的主电流方向地加W走向。在较小的半导体 忍片（小于或者等于40mm 2、小于或者等于25mm2、小于或者等于IOmm2)的情况下为了达到 较大的电流强度（例如400A至3000A或者更高）而需要非常高的数量的待并联连接的半 导体忍片，例如IGBT，它们并联连接并且W相同的开关状态同时地加W运行。在具有并联连 接的IGBT的该示例之中至该IGBT的续流二极管并不被视作"与该IGBT并联连接"，因为其 并未与IGBT同时W相同的开关状态加W驱动。如果人员将所有待并联连接的半导体忍片 W-排来加W设置，那么将会导致具有极端大的宽度的非常短的功率半导体模块，运然而 并不总是有吸引力的，因为运将会损坏该装置的几何的边界条件。
技术实现思路
本专利技术的任务在于提供一种电路装置，其尤其为了具有可靠的每个半导体忍片约 15A至40A的电流强度的更小的半导体忍片而具有多个半导体忍片的低电感的并联电路， 该并联电路具有可接受的流经该电路装置的负载电流在单个的半导体忍片之上的均匀分 布。 该任务将通过依据专利权利要求1的电路装置或者通过依据专利权利要求24的 电路装置来加W解决。本专利技术的设计方案和改进方案为从属权利要求的主题。 第一方面设及一种电路装置，其具有数量为至少两个的半导体忍片，所述半导体 忍片被相继地设置为一排，所述一排W第一横向方向加W延伸。每个半导体忍片具有半导 体主体W及第一负载连接端和第二负载连接端。所有的半导体忍片的多个第一负载连接端 导电地相互连接并且所有的半导体忍片的多个第二负载连接端导电地相互连接。此外，该 电路装置具有第一负载电流汇流导轨。用于所述半导体忍片中的每个的、具有第一连接位 置和第二连接位置的至少一个电连接导体，在所述第一连接位置处所设及的连接导体与所 述第一负载连接端导电连接，在所述第二连接位置处所设及的连接导体与所述第一负载电 流汇流导轨导电连接。所述电路装置的外部连接端与所述第一负载电流汇流导轨导电连 接。其中有：对于每个第一和第二半导体忍片，其第二连接位置沿着所述第一负载电流汇流 导轨形成直接相邻的所有第二连接位置并且如此地相互加W设置，使得所述半导体忍片中 的第一半导体忍片的第二连接位置沿着所述第一负载电流汇流导轨位于在所述半导体忍 片中的所述第二半导体忍片的所述第二连接位置和所述外部的连接端之间，所有的连接导 体的总电感为所述第一负载电流汇流导轨（71)的在所述半导体忍片中的第一半导体忍片 的第二连接位置和所述半导体忍片中的所述第二半导体忍片的所述第二连接位置之间所 构造的分段所具有的电感的至少两倍，通过所述所有的连接导体，所述半导体忍片中的所 述第二半导体忍片的所述第一负载连接端连接至所述第一负载电流汇流导轨。 第二方面设及一种第一电路装置和一种第二电路装置，它们分别根据依据第一方 面所述的电路装置地加W构造。所述第一电路装置的所述半导体忍片的第一负载连接端与 所述第二电路装置的所述半导体忍片的所述第二负载连接端持续地导电连接。由此能够例 如实现低电感的桥式电路。 在传统的电路装置之中通过并联连接的半导体忍片的负载电流完全地或者基本 上通过一个或者多个串联连接的键合线而加W汇流，其自然具有较高的电感，而在本专利技术 之中通过第一负载电流汇流导轨来汇流负载电流，在该第一负载电流汇流导轨处借助于一 个或者多个连接导体而连接该第一负载连接端。由于该构造，该些连接导体能够保持非常 短并且由尤其具有低电感。 此外，该并联电路的负载电流同样如在传统的并联电路中那样通过单个的半导体 忍片的负载电流的总和来加W形成，但是在依据本专利技术的装置之中每个半导体忍片的负载 电流首先通过一个或者多个并联连接的连接导体（例如一个或者多个电地并联连接的键 合线）来加W量取并且引入所述第一负载电流汇流导轨之中。由此使得半导体忍片的负载 电流虽然流经通过其所设及的半导体忍片的所述第一负载连接端连接至负载电流汇流导 轨的一个或者多个连接导轨但是不会流经通过其该并联电路的其他的半导体忍片的第一 负载连接端连接至该负载电流汇流导轨的连接导体。因此，流经所设及的半导体忍片的负 载电流的变化不会产生基于连接导体的电感的感应电压，借助于该连接导体该并联电路的 其他的半导体忍片的所述第一或者所述多个第一负载连接端连接至所述负载电流汇流导 轨。【附图说明】 接下来将参照所附的附图根据多个实施例来阐述本专利技术。在附图中，相同的附图 标记将描述起相同或者相似的作用的元件。其中： 图1示出了具有被设置为一排的多个半导体忍片的电路装置的第一示例的一个 分段的顶视图； 图2示出了依据图1的W切面ElI-Ell的电路装置的一个分段的横截面； 图3示出了依据图I的W切面E12-E12的电路装置的一个分段的横截面； 图4示出了具有被设置为一排的多个半导体忍片的电路装置的第二示例的一个 分段的顶视图； 图5示出了依据图4的W切面E21-E21的电路装置的一个分段的横截面； 图6示出了依据图4的W切面E22-E22的电路装置的一个分段的横截面；图7示出了具有被设置为一排的多个半导体忍片的电路装置的第=示例的一个 分段的顶视图； 图8示出了依据图7的W切面E31-E31的电路装置的一个分段的横截面； 图9不出了依据图7的W切面E32-E32的电路装置的一个分段的横截面； 图10示出了具有被设置为一排的多个半导体忍片的电路装置的第四示例的一个 分段的顶视图； 图11示出了依据图10的W切面E41-E41的电路装置的一个分段的横截面； 图12示出了依据图10的W切面E42-E42的电路装置的一个分段的横截面； 图13示出了具有被设置为一排的多个半导体忍片的电路装置的第五示例的一个 分段的顶视图； 图14示出了依据图13的W切面E51-E51的电路装置的一个分段的横截面； 图15不出了依据图13的W切面E52-E52的电路装置的一个分段的横截面； 图16示出了具有本文档来自技高网...
【技术保护点】
一种电路装置，其具有：数量为至少两个的半导体芯片(1)，所述半导体芯片被相继地设置为一排(31)，所述一排以第一横向方向(r1)加以延伸，其中，‑多个半导体芯片(1)中的每个具有半导体主体(10)以及第一负载连接端(11)和第二负载连接端(12)；‑所有的半导体芯片(1)的多个第一负载连接端(11)相互导电地连接；以及‑所有的半导体芯片(1)的多个第二负载连接端(12)相互导电地连接；第一负载电流汇流导轨(71)；用于所述多个半导体芯片(1)中的每个的、具有第一连接位置(41)以及第二连接位置(42)的至少一个电连接导体(4)，在所述第一连接位置处所涉及的连接导体(4)与所述第一负载连接端(11)导电连接，在所述第二连接位置处所涉及的连接导体(4)与所述第一负载电流汇流导轨(71)导电连接；以及所述电路装置的外部连接端(101)，所述外部连接端与所述第一负载电流汇流导轨(71)导电连接；其中，对于所述多个半导体芯片(1)中的每个第一半导体芯片和每个第二半导体芯片，其多个第二连接位置(42)沿着所述第一负载电流汇流导轨(71)形成直接相邻的所有第二连接位置(42)并且如此地相互加以设置，使得所述多个半导体芯片(11、12、13)中的所述第一半导体芯片的第二连接位置(421、422、423)沿着所述第一负载电流汇流导轨(71)位于所述多个半导体芯片(12、13、14)中的所述第二半导体芯片的所述第二连接位置(422、423、424)和所述外部的连接端(101)之间，所有的连接导体(4)的总电感(L2、L3、L4)为所述第一负载电流汇流导轨(71)的在所述多个半导体芯片(11、12、13)中的第一半导体芯片的第二连接位置(421、422、423)和所述多个半导体芯片(12、13、14)中的所述第二半导体芯片的所述第二连接位置(422、423、424)之间所构造的分段(71‑2、71‑3、71‑4)所具有的电感的至少两倍，通过所述所有的连接导体，所述多个半导体芯片(12、13、14)中的所述第二半导体芯片的所述第一负载连接端(11)连接至所述第一负载电流汇流导轨(71)。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：R·拜雷尔，W·布雷克尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。