一种可调充电电流的振荡器电路制造技术

本实用新型专利技术公开了一种可调充电电流的振荡器电路。可调充电电流的振荡器电路包括第一电阻、第一NPN管、第二NPN管、第二电阻、第三NPN管、第一PMOS管、第三电阻、第四电阻、第四NPN管、第五电阻、第五NPN管、第六电阻、第六NPN管、第二PMOS管、第一运算放大器、第七NPN管、第七电阻、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一电容、第一比较器和第一NMOS管。

【技术实现步骤摘要】

本技术设及振荡器，尤其设及到可调充电电流的振荡器。
技术介绍
为了得到频率准确度高的振荡信号，设计了一种可调充电电流的振荡器电路。
技术实现思路
本技术旨在提供一种可调充电电流的振荡器电路。 一种可调充电电流的振荡器电路，包括第一电阻、第一NPN管、第二NPN管、第二电 阻、第SNPN管、第一PMOS管、第S电阻、第四电阻、第四NPN管、第五电阻、第五NPN管、第 六电阻、第六NPN管、第二PMOS管、第一运算放大器、第屯NPN管、第屯电阻、第SPMOS管、 第四PMOS管、第五PMOS管、第六PMOS管、第屯PMOS管、第一电容、第一比较器和第一NMOS 管： 阳0化]所述第一电阻的一端接电源电压VCC，另一端接所述第一NPN管的基极和集电极 和所述第SNPN管的基极； 所述第一NPN管的基极和集电极接在一起再接所述第一电阻的一端和所述第S NPN管的基极，发射极接所述第二NPN管的基极和集电极； 所述第二NPN管的基极和集电极接在一起再接所述第一NPN管的发射极，发射极 接地； 所述第二电阻的一端接电源电压VCC，另一端接所述第SNPN管的集电极； 所述第SNPN管的基极接第一电阻的一端和所述第一NPN管的基极和集电极，集 电极接所述第二电阻的一端，发射极接所述第=电阻的一端和所述第一PMOS管的漏极； 所述第一PMOS管的栅极接所述第二PMOS管的栅极和漏极和所述第六NPN管的集 电 极，漏极接所述第SNPN管的发射极和所述第S电阻的一端，源极接电源电压 VCC； 所述第S电阻的一端接所述第SNPN管的发射极和所述第一PMOS管的漏极，另一 端接所述第四电阻的一端和所述第五电阻的一端和所述第一运算放大器的正输入端和所 述第一比较器的负输入端； 所述第四电阻的一端接所述第=电阻的一端和所述第五电阻的一端和所述第一 运算放大器的正输入端和所述第一比较器的负输入端，另一端接所述第四NPN管的基极和 集电极和所述第五NPN管1的基极； 所述第四NPN管的基极和集电极接在一起再接所述第四电阻的一端和所述第五 NPN管的基极，发射极接地； 所述第五电阻的一端接所述第=电阻的一端和所述第四电阻的一端和所述第一 运算放大器的正输入端和所述第一比较器的负输入端，另一端接所述第五NPN管的集电极 和所述第六NPN管的基极； 所述第五NPN管的基极接所述第四电阻的一端和所述第四NPN管的基极和集电 极，集电极接所述第五电阻的一端和所述第六NPN管的基极，发射极接所述第六电阻的一 端； 所述第六电阻的一端接所述第五NPN管的发射极，另一端接地； 所述第六NPN管的基极接所述第五电阻的一端和所述第五NPN管的集电极，集电 极接所述第一PMOS管的栅极和所述第二PMOS管的栅极和漏极，发射极接地； 所述第二PMOS管的栅极和漏极接在一起再接所述第一PMOS管的栅极和所述第六 NPN管的集电极，源极接电源电压VCC; 所述第一运算放大器的正输入端接所述第=电阻的一端和所述第四电阻的一端 和所述第五电阻的一端和所述第一比较器的负输入端，负输入端接所述第屯电阻的一端和 所述第屯NPN管的发射极，输出端接所述第屯NPN管的基极； 所述第屯NPN管的基极接所述第一运算放大器的输出端，集电极接所述第SPMOS 管的栅极和漏极和所述第四PMOS管的栅极和所述第五PMOS管的栅极和所述第六PMOS管 的栅极和所述第屯PMOS管的栅极，发射极接所述第一运算放大器的负输入端和所述第屯 电阻的一端； 所述第屯电阻的一端接所述第一运算放大器的负输入端和所述第屯NPN管的发 射极，另一端接地； 所述第SPMOS管的栅极和漏极接在一起再接所述第屯NPN管的集电极和所述第 四PMOS管的栅极和所述第五PMOS管的栅极和所述第六PMOS管和所述第屯PMOS管的栅极， 源极接电源电压； 所述第四PMOS管、所述第五PMOS管、所述第六PMOS管和所述第屯PMOS管的栅极 接在一起再接所述第=PMOS管的栅极和漏极，漏极接在一起再接所述第一比较器的正输 入端和所述第一电容的一端和所述第一NMOS管的漏极，源极都接在电源电压VCC; 所述第一电容的一端接所述第四PMOS管的漏极和所述第五PMOS管的漏极和所述 第六PMOS管的漏极和所述第屯PMOS管的漏极和所述第一比较器的正输入端和所述第一 NMOS管的漏极，另一端接地； 所述第一比较器的正输入端接所述第四PMOS管的漏极和所述第五PMOS管的漏极 和所述第六PMOS管的漏极和所述第屯PMOS管的漏极和所述第一电容的一端和所述第一NMOS管的漏极，负输入端接所述第=电阻的一端和所述第四电阻的一端和所述第五电阻的 一端和所述第一运算放大器的正输入端，输出端接所述第一NMOS管的栅极并作为振荡器 的输出端OSCOUT; 所述第一NMOS管的栅极接所述第一比较器的输出端，漏极接所述第四PMOS管的 漏极和所述第五PMOS管的漏极和所述第六PMOS管的漏极和所述第屯PMOS管的漏极和所 述第一电容的一端和所述第一比较器的正输入端，源极接地。 所述第一电阻、所述第一NPN管、所述第二NPN管、所述第二电阻和所述第SNPN 管构成启动电路，从电源电压VCC依次第一电阻、所述第一NPN管、所述第二NPN管形成 电流，然后通过所述第一NPN管镜像给所述第=NPN管；所述第四电阻、所述第四NPN管、 所述第五电阻、所述第五NPN管、所述第六电阻构成基准电压源的核屯、部分，基准电压，m为所述第五NPN管和所述第四NPN管的面积比值；启 动电路提供启动电流后，电压基准源正常工作后，由于所述第SNPN管的发射极电压升高， 所述第=NPN管的发射极就不会有电流流出，所述第六NPN管和所述第二PMOS管构成电压 基准源正常工作后反馈到基准电压源核屯、部分的工作电流，通过所述第二PMOS管镜像给 所述第一PMOS管；所述第一运算放大器和所述第屯NPN管构成跟随器，所述第一运算放大 器的正输入端接基准电压VREF，所述第一运算放大器的负输入端的电压也为VREF，在所述 第屯电阻电阻上产生电流，电流等于VREF/R203,运个电流IO再通过所述第SPMOS管镜像 给所述第四PMOS管的电流Il和所述第五PMOS管的电流12和所述第六PMOS管的电流13 和所述第屯PMOS管的电流14,电流II、12、13、14对所述第一电容进行充电，当所述第一电 容电压上升到基准电压VREF时，所述第一比较器输出为高，控制所述第一NMOS管导通，运 时所述第一电容进行放电，所述第一比较器的正输入端电压低于基准电压V旭F时，所述第 一比较器翻转为低电平，接着下一个周期；为了得到准确的振荡信号的频率，通过调节电流 II、12、13、14合在一起的电流大小对所述第一电容305进行充电；电流II、12、13、14通过 设置倍数关系使得电流之和更能接近要得到的大小。【附图说明】 图1为本技术的可调充电电流的振荡器电路的电路图。【具体实施方式】 W下结合附图对本
技术实现思路
进一步说明。 一种可调充电电流的振荡器电路，如图1所示，包括第一电阻101、第一NPN管 102、第二NPN管103、第二电阻104、第SNPN管105、本文档来自技高网...

【技术保护点】
一种可调充电电流的振荡器电路，其特征在于：包括第一电阻、第一NPN管、第二NPN管、第二电阻、第三NPN管、第一PMOS管、第三电阻、第四电阻、第四NPN管、第五电阻、第五NPN管、第六电阻、第六NPN管、第二PMOS管、第一运算放大器、第七NPN管、第七电阻、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一电容、第一比较器和第一NMOS管；所述第一电阻的一端接电源电压VCC，另一端接所述第一NPN管的基极和集电极和所述第三NPN管的基极；所述第一NPN管的基极和集电极接在一起再接所述第一电阻的一端和所述第三NPN管的基极，发射极接所述第二NPN管的基极和集电极；所述第二NPN管的基极和集电极接在一起再接所述第一NPN管的发射极，发射极接地；所述第二电阻的一端接电源电压VCC，另一端接所述第三NPN管的集电极；所述第三NPN管的基极接第一电阻的一端和所述第一NPN管的基极和集电极，集电极接所述第二电阻的一端，发射极接所述第三电阻的一端和所述第一PMOS管的漏极；所述第一PMOS管的栅极接所述第二PMOS管的栅极和漏极和所述第六NPN管的集电极，漏极接所述第三NPN管的发射极和所述第三电阻的一端，源极接电源电压VCC；所述第三电阻的一端接所述第三NPN管的发射极和所述第一PMOS管的漏极，另一端接所述第四电阻的一端和所述第五电阻的一端和所述第一运算放大器的正输入端和所述第一比较器的负输入端；所述第四电阻的一端接所述第三电阻的一端和所述第五电阻的一端和所述第一运算放大器的正输入端和所述第一比较器的负输入端，另一端接所述第四NPN管的基极和集电极和所述第五NPN管1的基极；所述第四NPN管的基极和集电极接在一起再接所述第四电阻的一端和所述第五NPN管的基极，发射极接地；所述第五电阻的一端接所述第三电阻的一端和所述第四电阻的一端和所述第一运算放大器的正输入端和所述第一比较器的负输入端，另一端接所述第五NPN管的集电极和所述第六NPN管的基极；所述第五NPN管的基极接所述第四电阻的一端和所述第四NPN管的基极和集电极，集电极接所述第五电阻的一端和所述第六NPN管的基极，发射极接所述第六电阻的一端；所述第六电阻的一端接所述第五NPN管的发射极，另一端接地；所述第六NPN管的基极接所述第五电阻的一端和所述第五NPN管的集电极，集电极接所述第一PMOS管的栅极和所述第二PMOS管的栅极和漏极，发射极接地；所述第二PMOS管的栅极和漏极接在一起再接所述第一PMOS管的栅极和所述第六NPN管的集电极，源极接电源电压VCC；所述第一运算放大器的正输入端接所述第三电阻的一端和所述第四电阻的一端和所述第五电阻的一端和所述第一比较器的负输入端，负输入端接所述第七电阻的一端和所述第七NPN管的发射极，输出端接所述第七NPN管的基极；所述第七NPN管的基极接所述第一运算放大器的输出端，集电极接所述第三PMOS管的栅极和漏极和所述第四PMOS管的栅极和所述第五PMOS管的栅极和所述第六PMOS管的栅极和所述第七PMOS管的栅极，发射极接所述第一运算放大器的负输入端和所述第七电阻的一端；所述第七电阻的一端接所述第一运算放大器的负输入端和所述第七NPN管的发射极，另一端接地；所述第三PMOS管的栅极和漏极接在一起再接所述第七NPN管的集电极和所述第四PMOS管的栅极和所述第五PMOS管的栅极和所述第六PMOS管和所述第七PMOS管的栅极，源极接电源电压；所述第四PMOS管、所述第五PMOS管、所述第六PMOS管和所述第七PMOS管的栅极接在一起再接所述第三PMOS管的栅极和漏极，漏极接在一起再接所述第一比较器的正输入端和所述第一电容的一端和所述第一NMOS管的漏极，源极都接在电源电压VCC；所述第一电容的一端接所述第四PMOS管的漏极和所述第五PMOS管的漏极和所述第六PMOS管的漏极和所述第七PMOS管的漏极和所述第一比较器的正输入端和所述第一NMOS管的漏极，另一端接地；所述第一比较器的正输入端接所述第四PMOS管的漏极和所述第五PMOS管的漏极和所述第六PMOS管的漏极和所述第七PMOS管的漏极和所述第一电容的一端和所述第一NMOS管的漏极，负输入端接所述第三电阻的一端和所述第四电阻的一端和所述第五电阻的一端和所述第一运算放大器的正输入端，输出端接所述第一NMOS管的栅极并作为振荡器的输出端OSCOUT；所述第一NMOS管的栅极接所述第一比较器的输出端，漏极接所述第四PMOS管的漏极和所述第五PMOS管的漏极和所述第六PMOS管的漏极和所述第七PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，源极接地。...

【技术特征摘要】

【专利技术属性】
技术研发人员：周宇坤，
申请(专利权)人：杭州宽福科技有限公司，
类型：新型
国别省市：浙江;33