双通道时分交织结构异步逐次比较型模数转换器制造技术

技术编号:12221182 阅读:23 留言:0更新日期:2015-10-22 00:00
本发明专利技术提供一种双通道时分交织结构异步逐次比较型模数转换器,包含时分交织异步逐次比较单元,该时分交织异步逐次比较单元包括采样开关S10和S20,电容阵列C1和电容阵列E1,启动单元F1、F2、…、Fn,切换开关SW1、SW2、SW3、SW4、…、SW2n-1、SW2n,比较器A1、A2、…、An,寄存器B1、B2、…、Bn,寄存器D1、D2、…、Dn,重置单元G1和G2。本发明专利技术由于采用了双通道异步逐次比较结构,对一组比较器进行双通道复用,且采用异步逐次比较方式,减少了数字逻辑的延时,因此相比于传统的逐次比较型模数转换器,具有更快的速度,因而本发明专利技术提供的模数转换器具有高速度和低功耗的特性,特别适用于对模数转换器速度和功耗性能要求较高的场合。

【技术实现步骤摘要】

本专利技术属于模数或者数模转换器领域,具体涉及一种双通道时分交织结构异步逐次比较型模数转换器
技术介绍
近年来,随着移动互联端的发展,一方面需要降低器件功耗以延长移动设备的待机使用时间,另一方面系统通信又要求元器件有更高的速度,结合科研产业界的最新动态来看,具有高速低功耗性能的模数转换器越来越成为工业应用的关注重点。传统逐次比较型模数转换器结构如图1所示,逐次比较型模数转换器一贯被认为是低速、高精度的模数转换器结构。它完成一次数据转换需要多个时钟周期,一般N位的模数转换器需要多于N个时序周期才可以完成量化,同时逐次比较型模数转换器模拟模块中不使用运算放大器,因此该类型的模数转换器具有低功耗的特点;此外逐次比较型模数转换器可以处理电源电压范围内的模拟输入信号,这样可以有效的提高输入信号幅度,实现较高的信噪比。这些优点都是逐次比较型模数转换器成为关注热点的原因。图1中的传统逐次比较型模数转换器的工作原理是:首先,输入信号被采样保持电路采样,为了实现精确的采样建立,这个采样过程可以包括2-3个内部时钟周期;然后,这个采样信号被用来与电容阵列的输出进行比较,事实上电容阵列包含了采样的功能以及将比较数字值转换为模拟电压的功能。在输入信号存储在电容阵列以后量化转换就开始,寄存器中的最高位MSB被首先置于I其余的码值置于0,电容阵列输出产生的电压是参考电压的中间电平位置。由比较器来判断输入信号和参考电压中间电平的相对关系,决定是保持MSB高电平还是重置。显而易见,当采样信号高于中间参考电平时最高位MSB保持为1,低于中间参考电平时最高位MSB被重置为O。相同的判断在MSB-1位到LSB位依次进行,最终完成全部编码的确定。在逐次比较型模数转换器中所采用的传统电容阵列如图2所示。本申请的专利技术人研宄发现,图2所示的电容阵列由于采用单一的参考电压,因此其电容阵列的电容值由LSB位所对应的电容向MSB位所对应的电容是逐级按照2的倍数递增的,因此在位数逐渐增多时候,受限于LSB位对应的电容大小会导致MSB位对应的电容很大,这会限制整个模数转换器的速度,因而综合比较来看,电容阵列的建立速度成为影响逐次比较型模数转换器性能指标的主要因素之一。
技术实现思路
针对传统逐次比较型模数转换器中电容阵列的电容值由LSB位所对应的电容向MSB位所对应的电容是逐级按照2的倍数递增的,在位数逐渐增多时候,受限于LSB位对应的电容大小会导致MSB位对应的电容很大,这会限制整个模数转换器的速度的技术问题,本专利技术提供一种双通道时分交织结构异步逐次比较型模数转换器。为了实现上述目的,本专利技术采用如下技术方案:一种双通道时分交织结构异步逐次比较型模数转换器,包含时分交织异步逐次比较单元,该时分交织异步逐次比较单元包括采样开关Sltl和S 2(|,电容阵列C1和电容阵列E P启动单元Fp F2、…、Fn,切换开关SWpSWpSWrSWp…、SW2lr1、SW2n,比较器ApA2、…、An,寄存器B1、B2、…、Bn,寄存器Dp D2、…、Dn,重置单元GjP G2;其中,外部输入信号Vin通过采样开关S 1Q与电容阵列C ^ TOP TOPn接口端相连,并通过采样开关S2tl与电容阵列E ^勺TOP TOP n接口端相连,同时采样开关S 1(|接受外部时钟CK1控制进行采样,采样开关S 2(1接受外部时钟CK 2控制进行采样;所述启动单元F1与外部时钟CK jp CK 2相连产生触发信号,用于控制切换开关SW I与触发比较器A1,比较器A1的输出结果通过切换开关SW2切换分别与寄存器B D i的输入端相连,寄存器B1的输出端与电容阵列C ^勺BOT i接口端相连,寄存器D i的输出端与电容阵列E1^ BOT i接口端相连;同时,所述比较器A1的输出结果与启动单元F2相连产生触发信号,用于控制切换开关SW3与触发比较器A 2,比较器A2的输出结果通过切换开关SW 4切换分别与寄存器B 2和D 2的输入端相连,寄存器B2的输出端与电容阵列C ^勺BOT 2接口端相连,寄存器D 2的输出端与电容阵列BOT 2接口端相连;以此类推,最后一级比较器An的输出结果通过切换开关SW2n切换分别与寄存器B JPDn的输入端相连,寄存器Bn的输出端与电容阵列C ^勺BOT n接口端相连,寄存器D n的输出端与电容阵列BOT n接口端相连,且最后一级比较器A ?的输出结果与重置单元G #卩G 2相连;所述重置单元G1产生的复位信号用于重置寄存器B 1、B2、…、Bn,所述重置单元G2产生的复位信号用于重置寄存器Dp D2、…、Dn;电容阵列C1和电容阵列E1用于输出参考电压的中间电平,以适于判断外部输入信号Vin和该参考电压的中间电平的相对高低关系。本专利技术提供的双通道时分交织结构异步逐次比较型模数转换器,包含时分交织异步逐次比较单元,其采用双通道电容阵列进行时分交织量化,因此转换速度较单通道速度提升了一倍,同时由于采用了异步逐次比较方式,因此在逐次比较中每一次比较后的数字输出结果可以立即驱动相应的电容阵列中的电容,这样相较于传统结构,减小了每一位逐次比较的数字逻辑延时,同时每位的比较器在两个通道之间进行切换,因此双通道共享同一组比较器,在保证功耗不变的前提下进一步提高了本专利技术模数转换器的速度。因此,本专利技术相对于传统结构具有更高的速度性能,能够有效的满足高速模数转换器的要求,特别适用于低功耗模数转换器。进一步,所述电容阵列C1为多参考电压高速电容阵列,包括控制选择开关SI PSl2,…、Sln,参考电压Ref\、Ref2、…、Refn以及电容阵列Cl ^ Cl2、…、Cln,所述电容Cl1的顶极板与开关Sl1的一端相连,开关SI i的另一端通过开关控制端H 1控制在共模电压Vcm和参考电压Ref1之间相互切换,所述电容Cl 2的顶极板与开关SI 2的一端相连,开关SI 2的另一端通过开关控制端4控制在共模电压Vcm和参考电压Ref 2之间相互切换,以此类推,所述电容(:1?的顶极板与开关SI n的一端相连,开关SI n的另一端通过开关控制端Hn控制在共模电压Vcm和参考电压Refn之间相互切换,所有电容的底极板均连接至TOP端,而电容阵列(^的TOP TOP n接口端分别与TOP端相连,BOT BOT n接口端一一对应连接至开关控制端氏?Hn,且所述电容Clp Cl2、…、Cln具有相同的电容值,所述参考电压Ref ?与Ref大小相同,参考电压Refn_2?Ref i呈固定的倍数关系。进一步,所述参考电压Refn_2?Ref ^ 2的指数幂增长。进一步,所述电容阵列E1为多参考电压高速电容阵列,包括控制选择开关S21、S22、…、S2n,参考电压Ref\、Ref2、…、Refn以及电容阵列C2 ^ C22、…、C2n,所述电容〇2工的顶极板与开关S2i的一端相连,开关S2 i的另一端通过开关控制端H 1控制在共模电压Vcm和参考电压Ref1之间相互切换,所述电容C2 2的顶极板与开关S2 2的一端相连,开关S2 2的另一端通过开关控制端4控制在共模电压Vcm和参考电压Ref 2之间相互切换,以此类推,所述电容02?的顶极板与开关S2 n的一端相连,开关S2 本文档来自技高网
...
双通道时分交织结构异步逐次比较型模数转换器

【技术保护点】
双通道时分交织结构异步逐次比较型模数转换器,其特征在于,包含时分交织异步逐次比较单元,该时分交织异步逐次比较单元包括采样开关S10和S20,电容阵列C1和电容阵列E1,启动单元F1、F2、…、Fn,切换开关SW1、SW2、SW3、SW4、…、SW2n‑1、SW2n,比较器A1、A2、…、An,寄存器B1、B2、…、Bn,寄存器D1、D2、…、Dn,重置单元G1和G2;其中,外部输入信号Vin通过采样开关S10与电容阵列C1的TOP1~TOPn接口端相连,并通过采样开关S20与电容阵列E1的TOP1~TOPn接口端相连,同时采样开关S10接受外部时钟CK1控制进行采样,采样开关S20接受外部时钟CK2控制进行采样;所述启动单元F1与外部时钟CK1和CK2相连产生触发信号,用于控制切换开关SW1与触发比较器A1,比较器A1的输出结果通过切换开关SW2切换分别与寄存器B1和D1的输入端相连,寄存器B1的输出端与电容阵列C1的BOT1接口端相连,寄存器D1的输出端与电容阵列E1的BOT1接口端相连;同时,所述比较器A1的输出结果与启动单元F2相连产生触发信号,用于控制切换开关SW3与触发比较器A2,比较器A2的输出结果通过切换开关SW4切换分别与寄存器B2和D2的输入端相连,寄存器B2的输出端与电容阵列C1的BOT2接口端相连,寄存器D2的输出端与电容阵列E1的BOT2接口端相连;以此类推,最后一级比较器An的输出结果通过切换开关SW2n切换分别与寄存器Bn和Dn的输入端相连,寄存器Bn的输出端与电容阵列C1的BOTn接口端相连,寄存器Dn的输出端与电容阵列E1的BOTn接口端相连,且最后一级比较器An的输出结果与重置单元G1和G2相连;所述重置单元G1产生的复位信号用于重置寄存器B1、B2、…、Bn,所述重置单元G2产生的复位信号用于重置寄存器D1、D2、…、Dn;电容阵列C1和电容阵列E1用于输出参考电压的中间电平,以适于判断外部输入信号Vin和该参考电压的中间电平的相对高低关系。...

【技术特征摘要】

【专利技术属性】
技术研发人员:邓民明徐代果刘涛
申请(专利权)人:中国电子科技集团公司第二十四研究所
类型:发明
国别省市:重庆;85

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1