该半导体装置具备：第1导电型的漏极区域；漏极电极，与上述漏极区域电连接；以及第1导电型的半导体层，形成于上述漏极区域上，具有第一杂质浓度。该半导体装置进一步具备：第1导电型的源极区域，形成于上述半导体层，具有第二杂质浓度；第一源极电极，与上述源极区域电连接；栅极电极，一端位于上述源极区域的深度，另一端位于上述半导体层或漏极区域的深度，隔着绝缘膜而形成。第二源极电极在该栅极电极的下方的半导体层隔着绝缘膜而设置。与多个上述栅极电极之间的第一间隔相比，设定多个上述第二源极电极之间的第二间隔大。
【技术实现步骤摘要】
半导体装置 关联申请 本申请要求以日本专利申请第2013 - 60401号（申请日：2013年3月22日）为基 础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本说明书所记载的实施方式涉及半导体装置。
技术介绍
近年，在大电流、高耐压的半导体元件中，为了低导通电阻化以及开关损耗的减 少，要求减少栅极漏极间电容。另外，半导体元件的导通电阻主要是由漂移层的漂移电阻和 通道（channel)部的通道电阻所引起的。企图减少导通电阻也是重要的课题。 作为一个例子，已知有将栅极电极形成于相对半导体基板垂直地延伸的沟槽内的 半导体元件。已知有在这样的半导体元件中，通过使多个沟槽之间的间隔变狭窄来使通道 电阻减少的技术。 但是，使沟槽（trench)的间隔变狭窄也意味着漂移层区域变狭窄，存在漂移电阻 变高的问题。因此，在以往的技术中，企图减少通道电阻，并且也减少漂移电阻并不容易。
技术实现思路
本专利技术的实施方式提供一种能够企图减少通道电阻并企图减少漂移电阻的半导 体装置。 实施方式的半导体装置具备：第1导电型的漏极区域；漏极电极，与漏极区域电连 接；以及第1导电型的半导体层，形成于漏极区域上，具有第一杂质浓度。该半导体装置进 一步具备：第1导电型的源极区域，形成于半导体层，具有比第一杂质浓度大的第二杂质浓 度；第一源极电极，与源极区域电连接；以及栅极电极，一端位于上述源极区域的深度，另 一端位于上述半导体层或漏极区域的深度，隔着绝缘膜而形成。第二源极电极在栅极电极 的下方的半导体层隔着绝缘膜而设置。第二源极电极与第一源极电极电连接。与多个栅极 电极之间的第一间隔相比，设定多个上述第二源极电极之间的第二间隔大。 【附图说明】 图1是第一实施方式涉及的半导体装置的俯视图。 图2是图1的A - A'剖视图。 图3是第一实施方式的第1变形例的剖视图。 图4是第一实施方式的第2变形例的剖视图。 图5是第二实施方式涉及的半导体装置的剖视图。 图6是第三实施方式涉及的半导体装置的俯视图。 图7是图6的A - A'剖视图。 图8是第四实施方式涉及的半导体装置的俯视图。 图9是图8的A - A'剖视图。 图10是第五实施方式涉及的半导体装置的俯视图。 【具体实施方式】 接着，参照附图对实施方式涉及的半导体装置进行详细说明。另外，在下面的的说 明中，将第1导电型作为η型、将第2导电型作为p型进行说明，但相反地，也可以将第1导 电型作为Ρ型、将第2导电型作为η型进行说明。另外，在下面，η十型意味着比η型 杂质浓度高，η型意味着比η -型杂质浓度高。关于ρ型也是同样，ρ +型意味着 比Ρ型杂质浓度高，Ρ型意味着比Ρ -型杂质浓度高。 [第一实施方式] 首先，参照图1?图4对第一实施方式涉及的半导体装置进行说明。图1是第一 实施方式涉及的半导体装置的俯视图(源极电极17省略)，图2是其Α - Α'剖视图。 如图2所示，本实施方式的半导体装置具备作为漏极区域的η +型半导体基板11， 以及在此之上通过外延生长例如将硅作为材料所形成的作为η -型的外延层的漂移层12 (半导体层)，在此之上具备沟槽栅极型M0SFET。在η +型半导体基板11的背面，电连接有漏 极电极10。η +型半导体基板11的杂质浓度，作为一例能够设定为5. 0el9?1. 0e20(cm一 3)程度，漂移层12的杂质浓度，作为一例能够设定为1.75el7 (cnT3)程度。但是，漂移层 12的上层部12'的杂质浓度比此要小，例如能够设定为1. 0el6左右。 进一步地，在该漂移层12的表面上，多个沟槽T1 (第一沟槽)、ΤΓ (第一沟槽)等间 隔地通过光刻法（photolithography)和反应离子刻蚀（RIE，Reactive Ion Etching)而形 成。沟槽T1具有比沟槽ΤΓ大的深度。在该图2的例中，沟槽T1和ΤΓ在A -A'方向(横 方向）一个一个交替地设置。另外，沟槽Τ1、ΤΓ在该例中具有在垂直于图2的纸面方向上 延伸的条纹形状，但根据后述的记载可以清楚得知，沟槽的形状并不限定为条纹（stripe) 形状。 在短的沟槽ΤΓ中，隔着绝缘膜14埋入有由多晶硅等构成的栅极电极15。 另外，在长的沟槽T1中，隔着绝缘膜14 (栅极绝缘膜)埋入有栅极电极15,并且隔 着绝缘膜14埋入有埋入式源极电极18 (第二源极电极)。换句话说，栅极电极15的一端位 于漂移层12的第一位置，另一端位于比第一位置在漂移层12中靠下方的第二位置。 埋入式源极电极18在沟槽T1上设置于栅极电极15的下方，具有比栅极电极15 的A - A'方向的宽度Wg小的宽度Ws。换句话说，埋入式源极电极18隔着绝缘膜14设置 于栅极电极15的下方的漂移层12中。埋入式源极电极18在图2中在未图示的位置上，与 源极电极17电连接(短路)。 另外，作为漂移层12的材料的硅的功函数与栅极电极15的材料的功函数之差设 定为大于等于M0SFET的阈值电压。 另外，在被栅极电极15夹着的漂移层12'的表面，形成有η +型的源极区域16,上 述η +型的源极区域16与源极电极17电连接。源极区域16的杂质浓度比漂移层12的杂 质浓度大，例如设定为1.0el9 (cnT3)左右。 在该第一实施方式的构成中，栅极电极15形成于沟槽ΤΙ、ΤΓ这两者中，另一方 面，埋入式源极电极18只在沟槽T1中，形成于栅极电极15的下方。因此，埋入式源极电极 18的间隔Ts比栅极电极15的间隔Tg长。 近年来，在半导体装置的研究开发中，为了减少导通电阻，希望缩小埋入栅极电极 的沟槽的间隔（pitch)。通过将沟槽的间隔变窄，即使在通道部没有形成p型基极层，也能 够在半导体装置的非导通状态下容易地耗尽通道部。因为在栅极电极与通道部的硅层之间 存在功函数的差。 在沟槽间存在P型基极层时，为了得到需要的阈值电压就需要提高P型基极层的 浓度，这就妨碍了与沟槽的间隔的微小化成比例的通道电阻的减少。不需要在通道部形成 P型基极层时，能够与沟槽的间隔的缩小成比例地减少通道电阻。 但是，将沟槽的间隔变窄时，通道电阻能够减少，但由于漂移区域的宽度变窄，所 以存在这样的问题：不能充分地得到所谓的场板（field plate)效应，漂移电阻增大。因此， 通道电阻的减少与漂移电阻的减少是位于折中选择（tradeoff)的关系。 因此，在该第一实施方式中，具备图2所示的构造。即，在短的沟槽ΤΓ中，只埋入 有栅极电极15,另一方面，在长的沟槽T1中，不只埋入有栅极电极15,还埋入有栅极电极15 的埋入式源极电极18。由此，埋入式源极电极18之间的间隔Ts (除去了绝缘膜14的厚度 的间隔）比栅极电极15之间的间隔Tg (除去了绝缘膜14的厚度的间隔）长。使间隔Tg变 窄并减少通道电阻，另一方面，埋入式源极电极18只形成于沟槽T1内，所以间隔Ts设定为 比间隔Tg大。因此，即使不使漂移层变窄，也能够减少漂移电阻。换句话说，根据本实施方 式，能够减少通道电阻，并能够确保由场板效应引起本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具备：第1导电型的漏极区域；漏极电极，与上述漏极区域电连接；第1导电型的半导体层，形成于上述漏极区域上，具有第一杂质浓度；第1导电型的源极区域，形成于上述半导体层，具有比上述第一杂质浓度大的第二杂质浓度；第一源极电极，与上述源极区域电连接；栅极电极，一端位于上述源极区域的深度，另一端位于上述半导体层或漏极区域的深度，隔着绝缘膜而形成；以及第二源极电极，在上述栅极电极的下方的上述半导体层中隔着上述绝缘膜而设置，与上述第一源极电极电连接，多个上述第二源极电极之间的第二间隔设定为比多个上述栅极电极之间的第一间隔大。
【技术特征摘要】
2013.03.22 JP 2013-0604011. 一种半导体装置，其特征在于，具备： 第1导电型的漏极区域； 漏极电极，与上述漏极区域电连接； 第1导电型的半导体层，形成于上述漏极区域上，具有第一杂质浓度； 第1导电型的源极区域，形成于上述半导体层，具有比上述第一杂质浓度大的第二杂 质浓度； 第一源极电极，与上述源极区域电连接； 栅极电极，一端位于上述源极区域的深度，另一端位于上述半导体层或漏极区域的深 度，隔着绝缘膜而形成；以及 第二源极电极，在上述栅极电极的下方的上述半导体层中隔着上述绝缘膜而设置，与 上述第一源极电极电连接， 多个上述第二源极电极之间的第二间隔设定为比多个上述栅极电极之间的第一间隔 大。2. 如权利要求1所述的半导体装置，其特征在于， 上述半导体层的上层部具有比上述第一杂质浓度小的第三杂质浓度。3. 如权利要求1所述的半导体装置，其特征在于， 上述第二源极电极埋入到多个上述栅极电极中的一部分栅极电极的下方的位置。4. 如权利要求3所述的半导体装置，其特征在于， 上述第二源极电极与上述栅极电极相比在第1方向上的宽度小。5. 如权利要求3所述的半导体装置，其特征在于， 上述第二源极电极的第1方向上的宽度与上述栅极电极的第1方向上的宽度相同。6. 如权利要求3所述的半导体装置，其特征在于， 上述半导体层的上层部具有比上述第一杂质浓度小的第三杂质浓度。7. 如权利要求1所述的半导体装置，其特征在于，具备： 第1沟槽，从上述半导体层的表面向下方延伸，具有第一深度，在其内部具有上述栅极 电极并且在上述栅极电极的下方具有上述第二源极电极；以及 第2沟槽，从上述半导体层的的表面向下方延伸，具有比上述第一深度小的第二深度， 在其内部只具有上述栅极电极。8. 如权利要求7所述的半导体装置，其特征在于...
【专利技术属性】
技术研发人员：加藤俊亮，川口雄介，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。