本实用新型公开了一种减小深度休眠模式下LPDRAM的静态功耗电路，包括LPDRAM的第一门控电路、第二门控电路和命令控制模块，所述的第一门控电路产生内部第一核心电源VDD1I，所述的第二门控电路分别产生内部第二核心电源VDD2I和数据I...

本实用新型公开了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式，本实用新型...

本实用新型公开了一种DRAM全局字线驱动电路，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存...

本实用新型公开了一种LPDRAM的电源门控电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，通过上述方式，本实用新型提供的LPDRAM的电源门控电路，既能在深...

本实用新型公开了一种数据传输通道的结构，特别是动态随机存储器数据传输通道，属于动态随机存储器设计技术领域。提供一种具备有效减小芯片布局面积，防止传输线悬空，便于设定初始值等优点的动态随机存储器数据传输通道。包括多条数据传输线，其特征是每...

本实用新型公开了一种动态随机存储器的晶体管闩锁预防系统，包括上电电路、第一上电驱动器以及第二上电驱动器，所述的上电电路产生多个上电信号，包括第一上电信号，第二上电信号和第三上电信号，所述的第一上电驱动器将第一电压信号驱动到晶体管的阱端，...

本发明公开了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式，本发明提供的D...

本发明公开了一种LPDRAM的电源门控电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，通过上述方式，本发明提供的LPDRAM的电源门控电路，既能在深度休眠模...

本发明公开了一种减小深度休眠模式下LPDRAM的静态功耗电路，包括LPDRAM的第一门控电路、第二门控电路和命令控制模块，所述的第一门控电路产生内部第一核心电源VDD1I，所述的第二门控电路分别产生内部第二核心电源VDD2I和数据I/O...

本发明涉及一种存储器，更具体地说，涉及一种支持多元存储配置的存储器。目的是提供一种支持多元存储配置的存储器，包括：多元存储器配置模式；一种选项选择逻辑用于选择多元存储配置模式之一来操作存储器。键合焊盘被输入到选项选择逻辑的输入端。键合焊...

本发明公开了一种存储器的架构，具体地说是一种低功耗双数据速率动态随机存取存储器(LPDDR)。属于存储器设计技术领域。目的是提供一种低功耗双数据速率动态随机存取存储器(LPDDR)的架构。该架构具有8个或更多的存储块、命令块、输入输出块...

本发明公开了一种DRAM全局字线驱动电路，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存电路...

本发明公开了一种使用存储器的模式寄存器命令编程反熔丝的方法，包括接收某一模式寄存器命令，其中某一模式寄存器命令进入反熔丝编程命令界面接口，向反熔丝编程命令接口接收一个或多个反熔丝命令；将反熔丝命令作为接收到的一个或多个反熔丝命令的功能，...

本发明公开了一种数据传输通道的结构，特别是动态随机存储器数据传输通道，属于动态随机存储器设计技术领域。提供一种具备有效减小芯片布局面积，防止传输线悬空，便于设定初始值等优点的动态随机存储器数据传输通道。包括多条数据传输线，其特征是每条数...

本发明公开了一种动态随机存储器的晶体管闩锁预防系统，包括上电电路、第一上电驱动器以及第二上电驱动器，所述的上电电路产生多个上电信号，包括第一上电信号，第二上电信号和第三上电信号，所述的第一上电驱动器将第一电压信号驱动到晶体管的阱端，作为...