公开了用于促进多个处理核心的改进的功耗控制的方法和系统。该方法通过基于确定的超额功耗执行功率节流来改进该功耗控制。该方法包括以下步骤：使用至少一个事件计数部件来监视该相应处理核心中的多个分布式事件；从该事件计数部件计算该分布式事件的累加...

一种用于共同高度的多个封装的共同冷却解决方案的装置，包括：第一管芯封装；第二管芯封装，该第二管芯封装具有与该第一管芯封装相同的高度；和冷却元件，该冷却元件通过该冷却元件的平坦表面热耦合到该第一管芯封装和该第二管芯封装。

针对如何减少将计算卸载到存储器的不期望副作用的技术问题的技术解决方案使用读取提示来将存储器侧处理的结果预加载到处理器侧高速缓存中。响应于识别存储器侧处理指令中的读取提示，高速缓存控制器致使该存储器侧处理的结果被预加载到处理器侧高速缓存中...

一种数据处理器，包括分级缓冲器、命令队列、挑选器和仲裁器。分级缓冲器接收并存储第一存储器访问请求。命令队列存储第二存储器访问请求，每个第二存储器访问请求指示存储器系统的多个存储列中的一个存储列。挑选器在分级缓冲器中的第一存储器访问请求中...

公开了使用近存储器计算为复杂操作提供原子性。在具体实施中，复杂原子操作被分解成存储在近存储器指令存储装置中的一组顺序操作。存储器控制器从主机执行引擎接收发出该复杂原子操作的请求，并且启动在近存储器计算单元上执行所存储的一组顺序操作。该复...

一种转换后备缓冲器(TLB)[110]，该TLB从诸如处理系统的一个或多个处理单元[102,104]之类的一个或多个来源接收映射无效请求[105,106]。该TLB包括一个或多个无效处理流水线[112]，其中每个处理流水线包括布置于流水...

一种加速器设备包括：第一处理单元，该第一处理单元用于访问图形数据集的结构；以及第二处理单元，该第二处理单元与所述第一处理单元耦接以基于该图形数据集中的数据值执行计算。

一种用于访问存储器单元的方法包括在对该存储器单元的下一访问之前启用对该存储器单元的位线的预充电。该方法包括在该下一访问是写入的情况下，在第一间隔之后禁用该预充电。该方法包括在该下一访问是读取的情况下，在第二间隔之后禁用该预充电。该第一间...

一种多管芯并行处理器半导体封装包括第一基础IC管芯[204]，该第一基础IC管芯包括3D堆叠在该第一基础IC管芯的顶部上的第一多个虚拟计算管芯[212]。并行处理流水线逻辑的第一子集定位在该第一多个虚拟计算管芯处。另外，该并行处理流水线...

本发明公开了一种处理系统(100)，其包括处理模块(104,106)和存储器设备(112)。该存储器设备包括存算一体化(PIM)模块(120)，该PIM模块代表该处理模块执行处理操作。该PIM模块的指令集架构(ISA)具有比该处理模块的...

一种图形流水线(300)，包括生成第一波组的第一着色器(305)、启动该第一波组以供执行的着色器处理器输入(SPI)(310)、以及基于在一个或多个着色器中处理该第一波组的结果来生成第二波以供执行的扫描转换器(360)。基于飞行中的第一...

本公开提供了一种用于减少由处理器工作负荷中的变化导致的功率改变的方法，该方法包括：响应于识别功率骤降状况而将该功率骤降状况传递到处理器设备的工作负荷调度器。至少部分地基于该功率骤降状况来指派一个或多个目标功率工作负荷以在该处理器设备处执...

本发明涉及一种装置(100)，该装置包括处理器(102)、睡眠状态持续时间预测模块(404)和系统管理单元(316)。该睡眠状态持续时间预测模块被配置为预测该装置的部件的睡眠状态持续时间(416)。该系统管理单元基于预测的睡眠状态持续时...

在下文称为“MC

使用标准单元设计规则实现的

本发明公开了一种静态随机存取存储器

SRAM

一种半导体封装件，该半导体封装件包括至少部分地包封至少一个光子集成电路

本发明提供了用于由多个小芯片执行计算工作的技术

本发明公开了一种数据处理器，该数据处理器包括用于耦接到数据结构并执行存储器访问指令的结构附连存储器