一种处理系统包括处理器[100]，所述处理器具有分支预测器[108]，所述分支预测器包括一个或多个分支目标缓冲器表[110]。所述处理器还包括分支预测流水线[122]，所述分支预测流水线包括节流单元[124]和不确定度累加器[130]。...

处理器(100)预测与一组循环指令相关联的循环迭代的次数(115)。响应于所述预测的循环迭代次数超过第一循环迭代阈值，在循环模式下执行所述一组循环指令，所述循环模式包括将所述处理器的指令流水线(114)的至少一个部件(105)置于低功率...

公开了用于在基于区域的高速缓存目录方案中加速对私有区域的访问的系统、设备和方法。一种系统包括多个处理节点、一个或多个存储器装置和一个或多个基于区域的高速缓存目录，以管理所述节点的高速缓存子系统之间的高速缓存一致性。基于区域的高速缓存目录...

描述一种在执行程序代码中的指令时处置控制传送指令(CTI)的电子装置。所述电子装置具有处理器，所述处理器包括分支预测功能块和顺序提取逻辑功能块。所述顺序提取逻辑功能块基于与CTI相关联的记录来确定将提取先前被确定为不包括CTI的指定数目...

一种设备(100)包括多个寄存器(310、311、312)，所述多个寄存器用于存储表示处理单元(115、130)的状态历史的状态信息集。所述设备还包括功率管理顾问程序(PMA)(160)，所述PMA用于基于所述状态信息集生成信号(215...

公开了用于在相干探测网络上路由中断的系统、设备和方法。一种计算系统包括多个处理节点、相干探测网络以及一个或多个控制单元。所述相干探测网络在相干代理之间载送相干探测消息。由控制单元检测到的中断被转换为与相干探测消息兼容的消息，然后经由所述...

公开了用于在计算系统中执行高效数据传送的系统、设备和方法。计算系统包括客户端中的多个织构接口以及织构。所述织构接口中的封包发射器包括多个队列，每个队列用于存储相应类型的封包。所述封包发射器包括多个队列仲裁器，每个队列仲裁器用于从所述多个...

一种处理器[100]的分支预测器[110]包括一个或多个预测结构[112、114、116]，所述一个或多个预测结构识别预测的分支，包括预测的分支地址和预测的分支方向。为了减少功率消耗，所述分支预测器选择所述预测结构中的预计不提供有用分支...

一种处理器[120]，包括用于分支预测的两个或更多个分支目标缓冲器(BTB)表[301,302]，每个BTB表存储不同目标大小或宽度的条目或存储不同分支类型的条目。每个BTB条目包括至少标签和目标地址。对于仅需要几个目标地址位的某些分支...

一种电子装置[100]，包括：功率放大器[102]，所述功率放大器[102]设定通过所述装置的天线[104]发射的发射信号的功率；并且还包括：VSWR检测器[110]，所述VSWR检测器[110]用以识别所述天线与所述功率放大器之间的信...

公开了系统和方法，所述系统和所述方法选择性地绕过处理器指令流水线中的地址生成硬件。在一个实施方案中，一种处理器包括地址生成级和地址生成绕过确定单元(ABDU)。所述ABDU接收加载/存储指令。如果在所述ABDU处不知道所述加载/存储指令...

本发明涉及精细粒度刷新，本发明提供了一种数据处理系统，包括：存储器通道；以及耦合至所述存储器通道的数据处理器。所述数据处理器适于访问至少一个存储区块并具有刷新逻辑。响应于所述刷新逻辑的激活，所述数据处理器生成对所述存储器通道的存储体的刷...

一种处理器[100]，包括分支目标缓冲器(BTB)[110]，所述BTB[110]具有多个条目[111]，其中每个条目对应于被预测为分支指令的相关联的指令指针[101]值。每个BTB条目存储所述分支指令的预测分支目标地址，并且还存储指示...

一种分支预测器预测第一指令块中的第一分支的第一结果。提取逻辑提取指令以用于沿着由所述第一结果指示的第一路径进行推测执行。响应于采用所述第一预测结果，存储表示所述第一块的其余部分的信息。响应于未采用所述第一分支指令，所述分支预测器基于所述...

一种电子装置，包括具有多个存储器列的存储器功能块以及耦接到所述存储器的存储器控制器功能块。所述存储器控制器包括刷新逻辑，所述刷新逻辑基于对所述存储器列中的每一个存储器列的缓冲存储器访问检测要在刷新间隔期间对其执行刷新的两个或更多个存储器...

一种处理器基于所采样时钟频率来调整供电电压的电压裕度。处理器通过将电压裕度与指定的标称电压进行组合来生成供电电压，并且将供电电压提供给处理器模块，诸如图形处理单元(GPU)。另外，自适应时钟模块(例如，数字锁频环)生成用于处理器模块的时...

本文描述的技术提供一种指令提取和解码单元，所述指令提取和解码单元具有操作高速缓存，其中在从所述操作高速缓存提取已解码的操作与使用解码单元提取和解码指令之间切换时具有低延迟。所述低延迟是通过同步机制实现的，所述同步机制允许工作流过操作高速...

公开了用于执行图形处理单元(GPU)发起的通信的网络分组模板化的系统、设备以及方法。中央处理单元(CPU)根据模板创建网络分组，并且用静态数据填充所述网络分组的第一字段子集。接下来，所述CPU将所述网络分组存储在存储器中。GPU发起内核...

公开了用于实现调度器队列分配逻辑的系统、设备和方法。处理器至少包括解码单元、调度器队列分配逻辑、调度器队列、拾取器和执行单元。所述分配逻辑在每个时钟周期中从解码单元接收多个操作。所述分配逻辑包括用于能够由所述处理器的不同的执行单元执行的...

用于使用元数据在深度神经网络(DNN)中进行机会性负载平衡的方法和系统。针对DNN系统的给定架构、功能或计算方面而捕获、获得或确定代表性计算成本。所述代表性计算成本被实现为针对所述DNN系统的所述给定架构、功能或计算方面的元数据。在一个...