一种译码器和译码方法技术

技术编号:9977006 阅读:199 留言:0更新日期:2014-04-28 18:11
本发明专利技术实施例提供一种译码器和译码方法,涉及信息处理领域,提供了一种译码机制,提高了译码器的吞吐率,充分利用了译码器的处理空间,节省了总线控制资源。具体方法为:获取至少一个码块后,根据至少一个码块中每个码块的特征参数对每个码块进行预处理,获取每个码块的译码顺序,按照译码顺序将每个码块分别输入到至少两个译码内核中的与译码顺序对应的译码内核中,按照译码顺序,译码内核将接收到的码块分别进行译码,并且按照译码顺序输出译码后的数据。本发明专利技术实施例用于Turbo码的译码。

【技术实现步骤摘要】
一种译码器和译码方法
本专利技术涉及信息处理领域,尤其涉及一种译码器和译码方法。
技术介绍
Turbo码,是一种将两个简单分量码通过伪随机交织器并行级联来构造具有伪随机特性的长码,并通过在两个SISO(SoftInputSoftOutput,软输入/软输出)译码器之间进行多次迭代实现伪随机译码的编码方式。目前,Turbo码作为3G/4G数据信道的主要编码方案,随着无线通信数据量的剧增,对Turbo译码器的处理能力需求也翻倍式提高,Turbo译码时将码块划分为n个子块,分别同时对各子块进行SISO处理,即使用并行度为n的Turbo译码算法来进一步提高处理能力。随着LTE(LongTermEvolution,长期演进)技术规格的不断提高,Turbo译码器需要进一步提高并行度以提升长度为4000k~6144k的长码块的吞吐率,然而,长度小于1024k的短码块在高并行度时会产生交织冲突,所以,Turbo译码器译码并行度的配置受到码长的约束,造成了Turbo译码器吞吐率的下降和SISO处理时处理资源的闲置。在现有技术中,采用例化N个并行度低的Turbo译码器(可以理解为在总线上并行连接N个Turbo译码器)来解决Turbo译码器译码并行度的配置受到码长的约束的问题,在处理短码块时,N个Turbo译码器同时工作,可以使吞吐率得到N倍的提升;在处理长码块时,N个Turbo译码器同时工作,可以等效为1个并行度为(NP,P为每个译码器的并行度)的Turbo译码器。但是,采用上述例化N个并行度低的Turbo译码器时,会造成Turbo译码器的存储器增大,由于需要多个Turbo译码器同时连接总线,所以将会增加总线接口数量,引起总线资源膨胀,不但会造成控制的不便并且会提高调度工作量,同时在总线上大量的数据并行输入输出也会引起总线数据的阻塞,吞吐率低。
技术实现思路
本专利技术的实施例提供一种译码器和译码方法,提供一种译码机制,能够节省总线的接口资源和降低调度工作量,并提高了译码器的吞吐率。为达到上述目的,本专利技术的实施例采用如下技术方案:第一方面,提供一种译码器,该译码器包括:至少两个译码内核;控制单元,用于在获取至少一个码块后,根据所述至少一个码块中每个码块的特征参数对所述每个码块进行预处理,获取所述每个码块的译码顺序;所述控制单元,还用于将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核中的与所述译码顺序对应的译码内核中;所述至少两个译码内核用于按照所述译码顺序,将接收到的所述每个码块分别进行译码,并且按照所述译码顺序输出译码后的数据。结合第一方面,在第一种可能的实现方式中,所述控制单元包括:识别单元,用于识别所述至少一个码块,并获取所述至少一个码块中每个码块的特征参数,所述特征参数包括码块长度、码块的迭代次数;路由单元,用于根据所述每个码块的特征参数以及当前的所有的译码内核状态确定所述每个码块的所述译码顺序;所述路由单元,还用于将所述每个码块按照所述译码顺序分别输入到第一缓存;所述第一缓存,用于将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核。结合第一方面,在第二种可能的实现方式中,所述译码内核包括:至少两个输入缓存、至少两个输出缓存,所述输入缓存和所述输出缓存数量相同;所述至少两个输入缓存,用于按照所述译码顺序,将接收到的所述每个码块分别传输至译码逻辑单元;所述译码逻辑单元,用于将接收到所述每个码块进行译码,并将译码后的数据存储至一个所述输出缓存中;所述至少两个输出缓存,用于按照所述译码顺序,将存储的译码后的数据分别输出。结合第一方面的第一种可能的实现方式,在第三种可能的实现方式中,循环缓存,用于按照所述译码顺序存储所述每个码块,并将所述每个码块按照所述译码顺序分别输入到缓存处理模块;所述缓存处理模块,用于存储所述每个码块,并将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核;其中,若所有码块中存在至少两个连续的短码块,且所述至少两个连续的短码块的总长度小于一个译码内核能够处理的长度,则将所述至少两个连续的短码块一同输入到同一个译码内核中。结合第一方面的第二种可能的实现方式,在第四种可能的实现方式中行,所述至少两个输入缓存、所述至少两个输出缓存为乒乓结构的缓存;所述译码逻辑单元为软输入软输出译码逻辑单元。结合第一方面的第四种可能的实现方式,在第五种可能的实现方式中,所述识别单元为交织地址生成器,所述路由单元包括:冲突检测器、优先级路由器、伪随机码生成器和缓存控制器,所述缓存处理模块为对数似然比存储模块。第二方面,提供一种译码方法,该方法包括:获取至少一个码块后,根据所述至少一个码块中每个码块的特征参数对所述每个码块进行预处理,获取所述每个码块的译码顺序;按照所述译码顺序将所述每个码块分别输入到至少两个译码内核中的与所述译码顺序对应的译码内核中;按照所述译码顺序,将接收到的所述每个码块分别进行译码,并且按照所述译码顺序输出译码后的数据。结合第二方面,在第一种可能的实现方式中,所述获取所述每个码块的译码顺序包括:识别所述至少一个码块,并获取所述至少一个码块中每个码块的特征参数,所述特征参数包括码块长度、码块的迭代次数;根据所述每个码块的特征参数以及当前的所有的译码内核状态确定所述每个码块的所述译码顺序。结合第二方面的第一种可能的实现方式,所述方法还包括:若所有码块中存在至少两个连续的短码块,且所述至少两个连续的短码块的总长度小于一个译码内核能够处理的长度,则将所述至少两个连续的短码块一同输入到同一个译码内核中。本专利技术实施例提供一种译码器和译码方法,获取至少一个码块后,根据至少一个码块中每个码块的特征参数对每个码块进行预处理,获取每个码块的译码顺序,按照译码顺序将每个码块分别输入到至少两个译码内核中的与译码顺序对应的译码内核中,按照译码顺序,译码内核将接收到的每个码块分别进行译码,并且按照译码顺序输出译码后的数据。从而提供一种译码机制,能够节省总线的接口资源和降低调度工作量,并提高了译码器的吞吐率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种译码方法的流程示意图;图2为本专利技术实施例提供的一种译码器的结构示意图;图3为本专利技术实施例提供的一种译码方法的流程示意图;图4为本专利技术实施例提供的一种译码器的结构示意图;图5为本专利技术实施例提供的一种译码方法的处理时序示意图;图6为本专利技术实施例提供的一种译码方法的流程示意图;图7为本专利技术实施例提供的一种译码方法的流程示意图;图8为本专利技术实施例提供的一种译码器的结构示意图;图9为本专利技术实施例提供的一种译码器的结构示意图;图10为本专利技术实施例提供的一种译码器的结构示意图;图11为本专利技术实施例提供的一种译码器的结构示意图;图12为本专利技术实施例提供的一种译码器的结构示意图;图13为本专利技术实施例提供的一种译码器的结构示意图;图14为本专利技术实施例提供的一种译码器的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图,对本专利技术实本文档来自技高网
...
一种译码器和译码方法

【技术保护点】

【技术特征摘要】
1.一种译码器,其特征在于,所述译码器包括:至少两个译码内核;控制单元,用于在获取至少一个码块后,根据所述至少一个码块中每个码块的特征参数对所述每个码块进行预处理,获取所述每个码块的译码顺序;所述控制单元,还用于将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核中的与所述译码顺序对应的译码内核中;所述至少两个译码内核用于按照所述译码顺序,将接收到的所述每个码块分别进行译码,并且按照所述译码顺序输出译码后的数据。2.根据权利要求1所述的译码器,其特征在于,所述控制单元包括:识别单元,用于识别所述至少一个码块,并获取所述至少一个码块中每个码块的特征参数,所述特征参数包括码块长度、码块的迭代次数;路由单元,用于根据所述每个码块的特征参数以及当前的所有的译码内核状态确定所述每个码块的所述译码顺序;所述路由单元,还用于将所述每个码块按照所述译码顺序分别输入到第一缓存;所述第一缓存,用于将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核。3.根据权利要求1所述的译码器,其特征在于,所述译码内核包括:至少两个输入缓存、至少两个输出缓存,所述输入缓存和所述输出缓存数量相同;所述至少两个输入缓存,用于按照所述译码顺序,将接收到的所述每个码块分别传输至译码逻辑单元;所述译码逻辑单元,用于将接收到所述每个码块进行译码,并将译码后的数据存储至一个所述输出缓存中;所述至少两个输出缓存,用于按照所述译码顺序,将存储的译码后的数据分别输出。4.根据权利要求2所述的译码器,其特征在于,所述第一缓存包括:循环缓存,用于按照所述译码顺序存储所述每个码块,并将所述每个码块按照所述译码顺序分别输入到缓存处理模块;所述缓存...

【专利技术属性】
技术研发人员:李璐
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1