一种用于PLL频率综合器中的锁定检测器制造技术

本发明专利技术公开了一种用于PLL频率综合器中的锁定检测器，包括数字锁定检测器（111）和模拟锁定检测器（110）；数字锁定检测器（111）包含鉴相脉冲宽度检测器（1110）、鉴相脉冲周期数检测器（1111）、反相器INV3及D触发器DFF4；模拟锁定检测器（110）的两输入端与PLL频率综合器的鉴频鉴相器输出的UP信号、DOWN信号相连；模拟锁定检测器（110）用于输出鉴相脉冲信号W1和模拟锁定检测信号ALD_output。本发明专利技术同时包含模拟与数字两种锁定检测方式，“锁定”与“失锁”均能检测且精度可配置，“锁定”指示后电路将自动处于静态以降低功耗。该方法不需要长时间计数，不需要大阻容元件，方案简单易于片上集成，特别适合集成度高、功耗低的无线通信应用。

【技术实现步骤摘要】

【技术保护点】
一种用于PLL频率综合器中的锁定检测器，其特征在于，锁定检测器包括数字锁定检测器（111）和模拟锁定检测器（110）；数字锁定检测器（111）包含鉴相脉冲宽度检测器（1110）、鉴相脉冲周期数检测器（1111）、反相器INV3及D触发器DFF4；模拟锁定检测器（110）的两输入端与PLL频率综合器的鉴频鉴相器输出的UP信号、DOWN信号相连；模拟锁定检测器（110）用于输出鉴相脉冲信号W1和模拟锁定检测信号ALD_output；鉴相脉冲宽度检测器（1110）包含2个检测单元PWD1、PWD2，两个与非门NAND1、NAND2和一个三输入与门AND1；检测单元PWD1与检测单元PWD2的脉冲宽度检测阈值不同；检测单元PWD1的信号输入端in1、检测单元PWD2的信号输入端in2接鉴相脉冲信号W1，检测单元PWD1的偏置输入端b1、检测单元PWD2的偏置输入端b2分别接偏置电压Bias，检测单元PWD1的关断信号输入端pd1、检测单元PWD2的关断信号输入端pd2分别接关断信号PD；检测单元PWD1的输出端out1接与非门NAND1的一个输入端，检测单元PWD2的输出端out2接与非门NAND2的一个输入端；与非门NAND1的另一个输入端接信号sel1；与非门NAND2的另一个输入端接信号sel2；与非门NAND1、NAND2的输出端接三输入与门AND1的两个输入端，三输入与门AND1的另一个输入端接外部复位信号Reset；三输入与门AND1的输出信号作为鉴相脉冲宽度检测器（1110）的输出信号W2；鉴相脉冲周期数检测器（1111）包含三个D触发器DFF1、DFF2、DFF3，三个与非门NAND3、NAND4、NAND5，一个选择器和一个反相器INV2；其中三个D触发器DFF1、DFF2、DFF3的时钟端CK分别接与非门NAND3的输出信号W3，三个D触发器DFF1、DFF2、DFF3的复位端RN接鉴相脉冲宽度检测器（1110）的输出信号W2；D触发器DFF1的输入端D接D触发器DFF3的输出端QN，而D触发器DFF1的输出端Q分别接D触发器DFF2的输入端D和与非门NAND4的一个输入端；D触发器DFF2的输出端Q接D触发器DFF3的输入端D，D触发器DFF2的输出端QN接与非门NAND5的一个输入端；与非门NAND4、NAND5的另一个输入端共同连接到D触发器DFF3的输出端Q；与非门NAND4的输出端接到选择器的输入端D0，与非门NAND5的输出端接到选择器的输入端D1，选择器的控制端SW1接锁定精度控制信号Lock_sel；选择器的输出端Y输出的信号作为鉴相脉冲周期数检测器（1111）的输出信号W4；选择器的输出端Y接与非门NAND3的一个输入端和反相器INV3的输入端；与非门NAND3的另一个输入端接反相器INV2的输出端，反相器INV2的输入端接鉴相脉冲信号W1；D触发器DFF4的输入端D与反相器INV3的输出端相连，鉴相脉冲信号W1接D触发器DFF4的时钟端CK，D触发器DFF4的复位端RN接所述关断信号PD；D触发器DFF4的输出端Q输出的信号作为数字锁定检测信号DLD_output和所述sel1信号；D触发器DFF4的输出端QN输出的信号W5作为所述sel2信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：文武，文治平，魏慧婷，李卫民，毕波，张佃伟，刘璐，李永峰，张娜娜，
申请(专利权)人：北京时代民芯科技有限公司， 北京微电子技术研究所，
类型：发明
国别省市：北京;11