一种用于产生双模计数器的计数器输出的方法，其包括：在第一信号路径上接收快时钟信号；在第二信号路径上接收慢时钟信号；在第三信号路径上接收时钟选择信号，所述时钟选择信号指示对快时钟模式和慢时钟模式中的一者的选择；使所述时钟选择信号的转变与所述慢时钟信号同步；响应于所述时钟选择信号指示所述快时钟模式而针对所述快时钟信号的每一周期将所述计数器输出增加第一计数器增量；以及响应于所述时钟选择信号指示所述慢时钟模式而针对所述慢时钟信号的每一周期将所述计数器输出增加第二计数器增量，所述第二计数器增量包括所述慢时钟信号的所述周期除以所述快时钟信号的所述周期的比率。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种共享的实时计数器经配置以在被快时钟信号或慢时钟信号驱动时基于快时钟周期而提供准确的计数器输出。组合逻辑电路在到所述计数器的快时钟信号输入与到所述计数器的慢时钟输入之间提供无假信号的切换。所述计数器始终开启且当在快时钟模式中时针对快时钟的每个循环将其计数增加表示快时钟循环的适当有理数的计数，且当在慢时钟模式中时针对所述慢时钟信号的每个循环将其计数增加适当有理数的快时钟周期。【专利说明】多时钟实时计数器
本专利技术处于数字计数器电路领域中，且更特定来说，涉及包含时钟信号之间的无假信号切换的多时钟计数器。
技术介绍
数字电路设计常常包含计数器电路以通过对电路设计中的各种时钟信号或其它信号的循环进行计数来测量事件之间的时间。在复杂的数字系统中，可在不同的处理单元之间共享实时计数器以跟踪时间。举例来说，此类共享的实时计数器常常包含可由高准确度晶体振荡器产生的高度准确或高分辨率时钟信号。高分辨率时钟信号和高准确度晶体振荡器以非常高的频率操作，且比以较低的频率操作的较低分辨率时钟信号和较低准确度振荡器消耗多得多的能量。为了减少能量消耗，数字电路可经配置以在较低频率时钟信号适合于处理电路的操作时的若干周期期间关闭高频率时钟信号。电路可经配置以在各种时间在快时钟信号源与慢时钟信号源之间切换某些时钟信号输入，从而节省能量。然而，快时钟信号与慢时钟信号之间的此类切换可向基于所切换的时钟信号提供计数的实时计数器的输出引入不准确性。因此，在低功率模式期间使用慢时钟信号的系统通常包含两个单独的计数器:由快时钟驱动的快计数器以及由慢时钟驱动的慢计数器。当低功率模式完整时，已基于慢计数器使用简单的算术将快计数器前进在低功率模式期间会通过的数目的快时钟周期。此双计数器方法不利地牵涉到多个计数器以及乘法电路或软件的使用。双计数器方法的另一缺点是基于快时钟的循环的实时计数可能在低功率模式期间不可用。
技术实现思路
为了更全面地理解本专利技术，现在参考以下详细描述和附图。在示范性方面中，共享的实时计数器经配置以在被快时钟信号或慢时钟信号驱动时基于快时钟周期而提供准确的计数器输出。组合逻辑电路在到所述计数器的快时钟信号输入与到所述计数器的慢时钟输入之间提供无假信号的切换。所述计数器输出当在快时钟模式中时针对快时钟的每个循环而增加第一数目的快时钟计数，例如一个计数，且当在慢时钟模式(例如，低功率模式)中时针对慢时钟信号的每个循环而增加适当第二数目的快时钟计数。本专利技术的方面包含一种用于产生双模计数器的计数器输出的方法。所述方法包含:在第一信号路径上接收快时钟信号；在第二信号路径上接收慢时钟信号；以及在第三信号路径上接收时钟选择信号。所述时钟选择信号指示对快时钟模式或慢时钟模式的选择。时钟选择信号的转变与慢时钟信号同步。所述计数器输出响应于指示快时钟模式的时钟选择信号而针对快时钟信号的每一周期增加第一计数器增量。否则，所述计数器输出响应于指示慢时钟模式的时钟选择信号而针对慢时钟信号的每一周期增加第二计数器增量。所述第二计数器增量表示慢时钟信号的周期除以快时钟信号的周期的比率。本专利技术的方面包含计数器设备，所述计数器设备包含寄存器电路，所述寄存器电路进一步包含计数输入路径、计数输出路径和计数器时钟输入路径。所述电路还包含加法器电路，所述加法器电路具有第一加法器输入路径、第二加法器输入路径和加法器输出路径。所述加法器输出路径耦合到寄存器电路的计数输入路径且所述第二加法器输入路径耦合到寄存器电路的计数输出路径。根据本专利技术的方面，所述设备进一步包含多路复用器电路，所述多路复用器电路具有第一可选择输入路径、第二可选择输入路径、多路复用器输出路径和多路复用器选择器输入路径。所述多路复用器输出路径耦合到第一加法器输入路径。第一可选择输入路径耦合到第一计数器增量信号，且第二可选择输入路径耦合到第二计数器增量信号。假信号回避电路经配置以响应于时钟选择信号而将计数器时钟输入路径耦合到快时钟或慢时钟。假信号回避电路响应于时钟选择信号而将计数器增量选择信号提供给多路复用器选择器输入路径。所述计数器增量选择信号与慢时钟同步。本专利技术的进一步方面包含一种计数器设备，所述计数器设备包含:用于在第一信号路径上接收快时钟信号的装置；用于在第二信号路径上接收慢时钟信号的装置；以及用于在第三信号路径上接收时钟选择信号的装置。所述时钟选择信号指示对快时钟模式或慢时钟模式的选择。所述设备包含用于使时钟选择信号的转变与慢时钟信号同步的装置。根据本专利技术的方面，所述计数器设备包含用于响应于指示快时钟模式的时钟选择信号而针对快时钟信号的每一周期将计数器的输出增加第一计数器增量的装置，以及用于响应于指示慢时钟模式的时钟选择信号而针对慢时钟信号的每一周期将所述计数器输出增加第二计数器增量的装置。所述第二计数器增量表示慢时钟信号的周期除以快时钟信号的周期的比率。这已相当广泛地概述了本专利技术的特征及技术优点以便可较好地理解下文的详细描述。下文将描述本专利技术的额外特征和优点。所属领域的技术人员应了解，本专利技术可易于用作修改或设计其它结构以实行本专利技术的相同目的的基础。所属领域的技术人员还应认识至IJ，此类等效构造不会脱离如在所附权利要求书中所阐述的本专利技术的教示。当结合附图进行考虑时，将从以下描述更好地理解据信为本专利技术的特性的新颖特征(均关于其组织和操作方法)连同另外的目标和优点。然而，应明确地理解，仅出于说明和描述的目的而提供各图中的每一者，且其不希望作为对本专利技术的限制的界定。【专利附图】【附图说明】呈现附图以辅助描述各方面。仅出于对各方面的说明的目的提供图式，且不对各方面进行限制。图1是说明根据本专利技术的方面的始终开启的实时计数器设备的图。图2是信号时序图，其展示根据本专利技术的方面的实时计数器中的时钟信号的无假信号切换期间的示范性信号状态。图3是展示用于提供根据本专利技术的方面的始终开启的实时计数器的方法的过程流程图。图4是展示其中可有利地采用根据本专利技术的方面的双时钟实时计数器的示范性无线通信系统的框图。【具体实施方式】本专利技术的方面提供一种始终开启的计数器，所述计数器在正常操作期间使用的快时钟信号与可在低功率操作模式期间使用的慢时钟信号之间动态地切换。快时钟信号和慢时钟信号可彼此不同步。在正常操作期间，计数器针对每一快时钟循环而改变第一数目的计数。在低功率操作模式期间，在运行在慢时钟信号上时，计数器针对慢时钟信号的每一循环改变第二数目的计数。计数的第二数目与计数的第一数目的比率等于慢时钟周期与快时钟周期的比率。在一实例中，第一数目等于1，因此，计数器在正常操作期间针对快时钟信号的每一循环改变一个计数。在说明性方面中，在快时钟正在运行时，计数器在快时钟信号(fclk_src)的每一上升沿上递增1个计数。恰在进入低功率模式且关闭快时钟的晶体振荡器之前，外部电路提供模式改变指示符。可以时钟选择信号(clk_sel)的状态改变的形式接收所述模式改变指示符。clk_sel信号用于以动态无假信号的方式将计数器的时钟的源从fclk_src切换到慢时钟信号(sclk_src)，且切换计数增量的值。在退出低功率模式且重启fclk_src晶体振荡器之后，clk_sel信号即刻再次被外部电路双态切换以指示模式改变。响本文档来自技高网...
【技术保护点】
一种用于产生双模计数器的计数器输出的方法，其包括：在第一信号路径上接收快时钟信号；在第二信号路径上接收慢时钟信号；在第三信号路径上接收时钟选择信号，所述时钟选择信号指示对快时钟模式和慢时钟模式中的一者的选择；使所述时钟选择信号的转变与所述慢时钟信号同步；响应于所述时钟选择信号指示所述快时钟模式而针对所述快时钟信号的每一周期将所述计数器输出增加第一计数器增量；以及响应于所述时钟选择信号指示所述慢时钟模式而针对所述慢时钟信号的每一周期将所述计数器输出增加第二计数器增量，所述第二计数器增量包括所述慢时钟信号的所述周期除以所述快时钟信号的所述周期的比率。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：马修·利瓦伊·西弗森，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。