高带宽可配置的串行链路制造技术

一种音频电路，包括：时钟电路，被配置为针对比特传输而提供时钟信号；传输电路，能够被配置为响应于所述时钟信号的转变边沿而传输比特；音频数据准备电路，能够被配置为将音频数据插入比特流中并且向所述传输电路提供所述比特流；以及控制器，被配置为提供控制信号以根据链路协议配置所述传输电路和所述音频数据准备电路。

【技术实现步骤摘要】
高带宽可配置的串行链路优先权声明本公开要求于2012年10月16日提交的美国临时申请No.61/714,582，“HIGHBANDWIDTHCONFIGURABLESERIALLINK”的权益，其通过引用被整体并入本案。
技术介绍
一种系统、诸如TV系统、计算机系统等可以包括多个音频处理组件，诸如模-数转换器、数-模转换器、数字信号处理器等。由一个组件处理过的音频信号被传输到另一组件进行进一步处理。
技术实现思路
本公开的方面提供一种音频电路，其包括时钟电路、传输电路、音频数据准备电路以及控制器。该控制器被配置为提供控制信号以根据多个链路协议之一配置传输电路和音频数据准备电路。该时钟电路被配置为针对比特传输而提供时钟信号。该传输电路被配置为根据链路协议响应于时钟信号的转变边沿而传输比特。该音频数据准备电路被配置为根据链路协议将音频数据插入比特流中并且向传输电路提供比特流。本公开的方面提供一种用于音频数据传输的方法。该方法包括根据链路协议配置音频数据传输接口，根据链路协议将音频数据插入比特流中，以及根据链路协议响应于时钟信号的转变而传输比特流。本公开的方面提供另一音频电路，该电路包括时钟电路、接收电路、音频数据提取电路以及控制器。该控制器被配置为根据多个链路协议之一提供控制信号以配置接收电路和音频数据提取电路。该时钟电路被配置为针对接收比特流而提供时钟信号。该接收电路被配置为根据链路协议响应于时钟信号的转变而对输入进行采样以接收比特流。该音频数据提取电路被配置为根据链路协议从比特流中提取音频数据。本公开的方面提供一种接收音频数据的方法。该方法包括根据链路协议配置音频数据接收器接口，根据链路协议响应于时钟信号的转变而对输入进行采样以接收比特流，以及根据链路协议从比特流提取中音频数据。附图说明将参照如下附图详细描述提出作为示例的本公开的各种实施例，其中相同的数字符号指代相同的元件，并且其中：图1示出根据本公开的实施例的音频系统示例100的框图；图2示出根据本公开的实施例的另一音频系统示例200的框图；图3示出根据本公开的实施例的另一音频系统示例300的框图；图4示出根据本公开的实施例的波形图400；图5示出根据本公开的实施例的波形图500；图6示出根据本公开的实施例的波形图600；图7示出根据本公开的实施例的波形图700；图8示出根据本公开的实施例的波形图800；图9示出根据本公开的实施例的波形图900；图10示出根据本公开的实施例的波形图1000；以及图11示出根据本公开的实施例的概括过程示例1100的流程图。具体实施方式图1示出根据本公开的实施例的一种音频系统示例100的框图。该音频系统100包括多个用于音频信号处理的音频处理电路，诸如第一电路110、第二电路130等。音频处理电路包括接口以使能在电路之间的通信。根据本公开的一个方面，该接口是可配置的，并且能够被配置为在各种场景中实现不同的优点，诸如高带宽、低功耗、后向兼容等。音频电路100可以是执行音频信号处理的任何适当的系统，诸如TV系统、音乐系统、媒体系统、计算机系统等。音频处理电路可以包括用于从不同方面来处理音频信号的任何适当的处理电路，诸如模数转换器(ADC)、数模换器(DAC)、数字信号处理器等。在示例中，第一电路110是具有数字信号处理器(未示出)的第一集成电路(IC)芯片。该数字信号处理器被配置为使用数字处理技术处理数字音频信号。第二电路130是具有数模转换器(未示出)的第二IC芯片。该数模转换器被配置为将数字音频信号转换成模拟音频信号。在图1的示例中，第一电路110包括第一接口120，并且第二电路130包括第二接口140。第一接口120和第二接口140一起被耦合到串行链路中，以在第一电路110和第二电路130之间传送音频数据。该串行链路包括用于帧时钟(FCLK)的第一传导耦合、用于比特时钟(BCLK)的第二传导耦合以及用于串行数据传输和接收(用于传输侧的SDOUT和用于接收侧的SDIN)的第三传导耦合。在示例中，传导耦合包括用于信号传输的金属线。第一接口120和第二接口140可以被配置为在各种场景中实现不同的优点。特别地，在实施例中，第一接口120包括如图1所示耦合在一起的控制器121、时钟电路122、音频数据准备电路123以及双边沿传输电路124。控制器121向时钟电路122、音频数据准备电路123和双边沿传输电路124提供控制信号，以根据多个链路协议之一来配置这些电路。在图1的示例中，时钟电路122被配置为提供时钟信号，以使能第一电路110和第二电路130之间的音频数据传送。在示例中，时钟电路122生成帧时钟和比特时钟，并且向第一电路110中的电路提供帧时钟和比特时钟。另外，帧时钟和比特时钟被提供给第二电路130。在一个示例中，帧时钟具有相对低的频率，并且用作字选择、帧选择等。比特时钟具有相对高的频率，并且用于比特传输。时钟电路122是可配置的，并且能够根据来自控制器121的控制信号进行配置。在示例中，帧时钟和比特时钟的频率可以基于来自控制器121的控制信号进行改变。在另一示例中，时钟电路122可以被配置为生成比特时钟，该比特时钟具有在持续时间内禁用的转变。音频数据准备电路123被配置为将音频数据排布到用于根据来自控制器121的控制信号传输的比特流中。音频数据准备电路123可以被配置为以各种方式排布比特流，诸如数据单元交织方式、比特交织方式等。双边沿传输电路124被配置为在比特流中逐比特地自第一电路110向外输出SDOUT。双边沿传输电路12基于由时钟电路122所提供的帧时钟和比特时钟进行传输。在实施例中，双边沿传输电路124能够响应于比特时钟的上升边沿而传输比特并且响应于比特时钟的下降边沿传输另一比特。该下降边沿可以紧接着该上升边沿。双边沿传输电路124是可配置的，并且能够根据来自控制器121的控制信号进行配置。在示例中，双边沿传输电路124被配置为响应于比特时钟的上升边沿而不是下降边沿来传输比特。在另一示例中，双边沿传输电路124被配置为响应于比特时钟的下降边沿而不是上升边沿来传输比特。在另一示例中，双边沿传输电路124被配置为响应于比特时钟的下降边沿和上升边沿均传输比特。进一步地，在实施例中，第二接口140包括如图1所示耦合在一起的控制器141、时钟电路142、音频数据提取电路143以及双边沿接收电路144。控制器141向音频数据提取电路143和双边沿接收电路144提供控制信号以根据多个链路协议之一配置这些电路。在图1的示例中，时钟电路142被配置为从第一电路110接收帧时钟和比特时钟。进一步地，时钟电路142向其他电路、诸如双边沿接收电路144、音频数据提取电路143等提供帧时钟和比特时钟，以协助接收音频数据。双边沿接收电路144被配置为接收输入SDIN，该输入SDIN对应于从第一电路110传输的比特流。双边沿接收电路144基于时钟电路142所提供的比特时钟对输入进行采样，并且确定比特流中的比特。双边沿接收电路144能够响应于比特时钟的上升边沿而对输入进行采样，并且能够响应于比特时钟的下降边沿而对输入进行采样。双边沿接收电路144是可配置的，并且能够根据来自控制器141的控制信号进行配置。在示例中，双边沿接收电路144被本文档来自技高网...

【技术保护点】
一种音频电路，包括：时钟电路，被配置为针对比特传输而提供时钟信号；传输电路，能够被配置为响应于所述时钟信号的转变边沿而传输比特；音频数据准备电路，能够被配置为将音频数据插入比特流中并且向所述传输电路提供所述比特流；以及控制器，被配置为提供控制信号以根据链路协议配置所述传输电路和所述音频数据准备电路。

【技术特征摘要】
2012.10.16 US 61/714,582;2013.10.14 US 14/053,1111.一种用于音频数据传输的音频电路，所述音频电路包括：时钟电路，被配置为提供用于比特传输的时钟信号和用于帧选择的另一时钟信号，所述另一时钟信号处于第一电压水平或处于与所述第一电压水平不同的第二电压水平；传输电路，能够被配置为在所述另一时钟信号处于所述第一电压水平的同时，响应于所述时钟信号的下降边沿而传输比特流的来自第一信道的比特，并且响应于所述时钟信号的上升边沿而传输所述比特流的来自第二信道的比特；音频数据准备电路，能够被配置为将音频数据插入所述比特流中并且向所述传输电路提供所述比特流；以及控制器，被配置为提供控制信号以根据链路协议配置所述传输电路和所述音频数据准备电路。2.根据权利要求1所述的音频电路，其中所述时钟电路被配置为生成所述时钟信号并且向外部电路输出所述时钟信号。3.根据权利要求2所述的音频电路，其中所述时钟电路能够被配置为对所述时钟信号的频率进行倍频或者在持续时间内禁用所述时钟信号的转变。4.根据权利要求1所述的音频电路，其中所述时钟电路被配置为从外部电路接收所述时钟信号。5.根据权利要求1所述的音频电路，其中所述音频数据准备电路被配置为对音频数据进行交织以形成所述比特流。6.一种用于音频数据传输的方法，包括：根据链路协议配置音频数据传输接口；根据所述链路协议将音频数据插入比特流中；以及在用于帧选择的另一时钟信号处于第一电压水平的同时，响应于时钟信号的下降边沿而传输所述比特流的来自第一信道的比特，并且响应于所述时钟信号的上升边沿而传输所述比特流的来自第二信道的比特，所述另一时钟信号处于所述第一电压水平或处于与所述第一电压水平不同的第二电压水平。7.根据权利要求6所述的方法，进一步包括：根据所述链路协议生成所述时钟信号；以及向外部电路输出所述时钟信号。8.根据权利要求7所述的方法，进一步包括：根据所述链路协议对...

【专利技术属性】
技术研发人员：K·贾因，S·安纳多尔，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：