【技术实现步骤摘要】
本专利技术涉及测试
，特别涉及。
技术介绍
混合示波器是在数字示波器和逻辑分析仪的基础上发展起来的一种新型的测试仪器。混合示波器既具有逻辑分析仪通道多、触发方式多的特点，又具有示波器对信号幅度的细致观察和强大的参数测量功能，而且能实现数字信号和模拟信号的混合触发与同步分析。因此，混合示波器更能适应高速复杂系统的信号完整性测试要求。混合示波器中的数字通道与传统的逻辑分析仪在显示上有着明显的不同。首先，用户在使用逻辑分析仪时，首先要设定采样率，设置存储深度和通道门限电平；混合示波器的数字通道则不需要设定这些参数，混合示波器以采样率优先的原则对数据进行采样，当数据的深度超过其最大存储深度时，才会降低采样率，当然强大的自动刻度功能使用户根本不需要设定门限范围。其次，传统的逻辑分析仪注重数据采集完成后，对数据进行静态的分析，不关心屏幕的波形更新速度；混合示波器则具有强大的显示方式，可以进行动态和静态2种显示，甚至用户更多的时候使用动态显示(即运行模式)，动态下示波器注重的是屏幕的波形更新速度。国内现有的混合示波器，如图1所示，通过FPGA硬件电路实现数字...
【技术保护点】
一种提高混合示波器数字通道波形捕获率的方法，其特征在于，将数据采集模块、采样点与像素点转换模块和像素点存储模块通过FPGA实现，数据采集与屏幕像素点生成采用并行处理方式完成。
【技术特征摘要】
1.一种提高混合示波器数字通道波形捕获率的方法，其特征在于，将数据采集模块、采样点与像素点转换模块和像素点存储模块通过FPGA实现，数据采集与屏幕像素点生成采用并行处理方式完成。2.如权利要求1所述的一种提高混合示波器数字通道波形捕获率的方法，其特征在于， 所述数据采集模块包括锁相环和高速数据采集单元，锁相环将来自FPGA外部的参考时钟进行倍频后送往高速数据采集单元和采样点与像素点转换模块；送往高速数据采集单元的时钟信号经过FPGA内部的ALTLVDS的IP核倍频产生采样时钟，实现16个通道同步采集,经过串并转换模块将16路的串行数据变成128路的并行数据降速输出，128路并行数据一方面进行采样点存储，另一方面送往采样点与像素点转换模块进行后续数据的处理； 所述采样点与像素点转换模块包括采样点同步压缩模块、等效时钟产生模块、采样点等效压缩模块和像素点生成模块； 采样点同步压缩模块接收来自数据采集模块的128路数据流，进行128路数据重组，产生16个通道*8位的数据流；然后，经同步压缩变换单元产生16个通道*2位数据流； 等效时钟产生模块包括时钟分频计算单元和时钟选择输出单元，顶层的CPU软件根据屏幕的像素点数和实际捕获的采...
【专利技术属性】
技术研发人员：刘洪庆，孙龙，陈秋伟，姜正吉，张成森，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。