本发明专利技术公开了一种基于ARM和FPGA的便携式多通道音频数据采集器，包括信号调理模块、ADC转换模块、FPGA采集处理模块、SDRAM数据缓冲模块、ARM控制处理模块和SD卡接口模块，所述信号调理模块的输入端连接音频输入装置，所述信号调理模块的输出端连接ADC转换模块的输入端，所述ADC转换模块的输出端连接FPGA采集处理模块的输入端，所述FPGA采集处理模块和SDRAM数据缓冲模块连接，且该FPGA采集处理模块和ARM控制处理模块连接，所述ARM控制处理模块上连接SD卡接口模块。达到功耗低且便于携带的目的。
【技术实现步骤摘要】
基于ARM和FPGA的便携式多通道音频数据采集器
本专利技术涉及音频处理领域，具体地，涉及一种基于ARM和FPGA的便携式多通道音频数据采集器。
技术介绍
目前，信号处理技术、通信技术和多媒体技术的迅猛发展都得益于DSP技术的广泛应用。其中数字音频处理系统实时性要求很高，需要对输入的音频信号做出极快速的反应，系统工作在实时方式下，这对系统所采用的硬件性能提出了很高的要求，包括处理速度和存储容量等。音频采集处理所完成的任务日益复杂，对处理的要求不断提高，音频处理算法也越来越复杂，它会要求音频处理主器件以及其辅助部件在几十毫秒或者更短的时间内处理、存储海量的音频数据。需要音频处理器运算速度高达10-20MIPS，根据不同任务的要求，有的处理速度甚至达到50MIPS。实时音频采集处理系统通常以两种方式实现: 第一种是用单台计算机作为主机，配合一块或若干块数字信号处理板来构成整个系统，后者由通用或专用的数字信号处理芯片及相应的存储芯片、接口芯片和音频信号的转换芯片构成。这种系统在室外的录音环境下可靠性不高，相互的连接容易出现问题，加之计算机运行不稳定，极其容易死机。第二种则由DSP及其它辅助芯片构成一个可以脱机工作的系统。但是对于便携式音频处理系统而言，基于普通DSP芯片的设计方案并不十分理想。首先DSP的芯片自身成本以及开发成本现阶段仍然是比较高的，尤其是芯片自身成本。其次便携式设备对体积和功耗要求十分苛刻，限制了 DSP芯片的使用。DSP本身功耗相对比较大，电池供电将难以满足设备的一定续航时间的要求，不利于外出携带。另外DSP组成的系统不利于后期系统的扩展，比如扩展音频采集通道数量，以及添加一些音频处理算法等。
技术实现思路
本专利技术的目的在于，针对上述问题，提出一种基于ARM和FPGA的便携式多通道音频数据采集器，以实现功耗小且便于携带的优点。为实现上述目的，本专利技术采用的技术方案是: 一种基于ARM和FPGA的便携式多通道音频数据采集器，包括信号调理模块、ADC转换模块、FPGA采集处理模块、SDRAM数据缓冲模块、ARM控制处理模块和SD卡接口模块，所述信号调理模块的输入端连接音频输入装置，所述信号调理模块的输出端连接ADC转换模块的输入端，所述ADC转换模块的输出端连接FPGA采集处理模块的输入端，所述FPGA采集处理模块和SDRAM数据缓冲模块连接，且该FPGA采集处理模块和ARM控制处理模块连接，所述ARM控制处理模块上连接SD卡接口模块。进一步的，所述ADC转换模块采用CS5341芯片，所述FPGA采集处理模块采用EP4CE22芯片，所述ARM控制处理模块采用STM32F103芯片。进一步的，所述EP4CE22芯片和CS5341芯片的三个时钟信号管脚mclk、sclk和Irclk间分别串联电阻R16、电阻R18和电阻R19，CS5341芯片的FLLT+管脚和REF_GND管脚间并联电容C14和电容C15。进一步的，所述电容C15大小为0.01 μ F。进一步的，所述信号调理模块对输入的音频信号进行幅度调整、阻抗变换以及直流偏置设置，使音频信号满足ADC转换模块的数据采集要求； 所述FPGA采集处理模块控制ADC转换模块进行音频采集，并将采集到的数据缓存到SDRAM数据缓冲模块中，FPGA采集处理模块的内部逻辑电路产生写入和读出地址； 当SDRAM数据缓冲模块中的音频数据存储到设定的数据帧长度时，由FPGA采集处理模块计数产生一个中断信号，触发ARM控制处理模块读取音频数据。本专利技术的技术方案具有以下有益效果: 本专利技术各的技术方案，使用了高集成度的ARM处理器和FPGA芯片，电路板的面积大大减小，从而将整个系统放置在一个较小的机箱中，利于系统的便携性。而ARM处理器和FPGA芯片同时降低了功耗。从而达到功耗小且便于携带的目的。【附图说明】图1和图2为本专利技术实施例所述的基于ARM和FPGA的便携式多通道音频数据采集器的原理框图； 图3和图7为本专利技术实施例所述的基于ARM和FPGA的便携式多通道音频数据采集器的FPGA与CS5341的电气连接示意图； 图4为本专利技术实施例所述的基于ARM和FPGA的便携式多通道音频数据采集器的FPGA与ARM的电气连接示意图； 图5为本专利技术实施例所述的基于ARM和FPGA的便携式多通道音频数据采集器的ARM和SD卡的电气连接示意图； 图6为本专利技术实施例所述的基于ARM和FPGA的便携式多通道音频数据采集器的工作流程图。【具体实施方式】以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。如图1所示，一种基于ARM和FPGA的便携式多通道音频数据采集器，包括信号调理模块、ADC转换模块、FPGA采集处理模块、SDRAM数据缓冲模块、ARM控制处理模块和SD卡接口模块，信号调理模块的输入端连接音频输入装置，信号调理模块的输出端连接ADC转换模块的输入端，ADC转换模块的输出端连接FPGA采集处理模块的输入端，FPGA采集处理模块和SDRAM数据缓冲模块连接，且该FPGA采集处理模块和ARM控制处理模块连接，ARM控制处理模块上连接SD卡接口模块。其中，如图2所示，ADC转换模块采用CS5341芯片，FPGA采集处理模块采用EP4CE22芯片，ARM控制处理模块采用STM32F103芯片。如图7所示，EP4CE22芯片和CS5341芯片的三个时钟信号管脚mclk、sclk和Irclk间分别串联电阻R16、电阻R18和电阻R19，CS5341芯片的FLLT+管脚和REF_GND管脚间并联电容C14和电容C15。电容C15大小为0.0l μ F。信号调理模块对输入的音频信号进行幅度调整、阻抗变换以及直流偏置设置，使音频信号满足ADC转换模块的模拟信号输入电平标准； FPGA采集处理模块控制ADC转换模块进行音频采集，并将采集到的数据缓存到SDRAM数据缓冲模块中，FPGA采集处理模块的内部逻辑电路产生写入和读出地址；并且严格按照SDRAM的接口时序规范生成其控制信号。当SDRAM数据缓冲模块中的音频数据存储到设定的数据帧长度时，由FPGA采集处理模块计数产生一个中断信号，触发ARM控制处理模块读取音频数据。ARM控制处理模块采用DMA的方式向FPGA采集处理模块发出数据读取请求，一次读取一定的长度的数据帧，并将它写入SDRAM数据缓冲模块中。音频文件在SDRAM数据缓冲模块中存储采用FAT文件系统，每个通道的音频数据以WAV文件形式存放在其中，数据格式为16Bit，采样率为48KHz。信号调理模块负责将前端音频输入装置如麦克风等产生的微弱模拟信号放大到一定的幅度范围，并叠加一个直流电平，以适应ADC转换模块模拟输入电平标准。FPGA采集处理模块主要负责与ADC转换模块和SDRAM数据缓冲模块的连接，用作系统时序控制和数据转换和路由的功能。当音频数据缓存到一定的长度时，产生中断通知ARM控制处理模块提取数据。ARM控制处理模块起到对整个系统的控制作用，负责人机交互界面和在SDRAM数据缓冲模块即SD卡内部实现基于FAT文件系统的WAV音频文件读写控制等功能。ADC转换模块选用Cirr本文档来自技高网...
【技术保护点】
一种基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，包括信号调理模块、ADC转换模块、FPGA采集处理模块、SDRAM?数据缓冲模块、ARM控制处理模块和SD卡接口模块，所述信号调理模块的输入端连接音频输入装置，所述信号调理模块的输出端连接ADC转换模块的输入端，所述ADC转换模块的输出端连接FPGA采集处理模块的输入端，所述FPGA采集处理模块和SDRAM?数据缓冲模块连接，且该FPGA采集处理模块和ARM控制处理模块连接，所述ARM控制处理模块上连接SD卡接口模块。
【技术特征摘要】
1.一种基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，包括信号调理模块、ADC转换模块、FPGA采集处理模块、SDRAM数据缓冲模块、ARM控制处理模块和SD卡接口模块，所述信号调理模块的输入端连接音频输入装置，所述信号调理模块的输出端连接ADC转换模块的输入端，所述ADC转换模块的输出端连接FPGA采集处理模块的输入端，所述FPGA采集处理模块和SDRAM数据缓冲模块连接，且该FPGA采集处理模块和ARM控制处理模块连接，所述ARM控制处理模块上连接SD卡接口模块。2.根据权利要求1所述的基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，所述ADC转换模块采用CS5341芯片，所述FPGA采集处理模块采用EP4CE22芯片，所述ARM控制处理模块采用STM32F103芯片。3.根据权利要求2所述的基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，所述EP4CE22芯片和CS534...
【专利技术属性】
技术研发人员：任慧，张华兵，蒋玉暕，陈学惠，张晶晶，
申请(专利权)人：中国传媒大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。