一种多分量混合信号发生器及多分量混合信号发生方法技术

本发明专利技术公开了一种多分量混合信号发生器及多分量混合信号发生方法，由单片FPGA和模拟电路构成，单片FPGA内嵌有接口单元、时钟发生单元、脉冲逻辑发生单元和相频逻辑发生单元，模拟电路包括脉冲波变换、正弦波混合、全分量叠加3个环节；模拟电路与FPGA连线数与混合信号分量数一致；混合信号包括1个直流分量、若干个脉冲分量和正弦分量，每个分量的幅度、频率、脉宽、初始相位均可设置；所有分量的幅度由微处理器直接设置DAC实现；模拟电路与FPGA连线数与信号分量数相等。本发明专利技术特别适合需要波形复杂、多源独立叠加、长运行时间等一个或多个特征的应用场合。本发明专利技术可以实现谐波合成，还可升级为多路多分量混合信号发生器。

【技术实现步骤摘要】
一种多分量混合信号发生器及多分量混合信号发生方法（一）
本专利技术涉及一种多分量混合信号发生器，混合信号分量包括直流分量以及多个正弦分量和脉冲分量，特别涉及一种波形复杂、多分量独立叠加的混合信号发生器。（二）
技术介绍
任意波发生器已其能产生复杂的波形在电子测试及激励模拟方面有着广泛的应用，已经成为一种基础电子测量仪器。任意波形发生器的波形发生电路包括三大部分：用于波形数据传输的外部接口电路（如USN、LAN等），数字逻辑电路和模拟电路。数字逻辑电路由控制逻辑、波形存储器、相位累加器等单元组成DDS电路，以较高速率向模拟电路部分输出波形数据；模拟电路部分由波形变换DAC、幅度设置DAC、低通滤波器、乘法器等单元组成，DAC以相同速率接收数字电路部分输出的波形数据。任意波形发生器的技术提升主要有三：一是波形变换DAC转换速率的提高及相关高速电路设计，二是波形存储容量的扩充，三是任意波形生成方法及波形数据传输。任意波形数据的来源主要有二：一是直接采集的现实信号时间序列，二是复杂的时间函数等时间间隔抽样后的时间序列。自然界的信号是复杂的，往往是多个来源的独立信号的混合；根据傅里叶变换原理，单个复杂的周期信号可以展开成多级正弦谐波之和。自然信号用电信号模拟时，往往还带有直流分量和脉动，因此用直流分量、多个脉冲分量和正弦分量的混合可以很好地模拟真实的自然信号。然而任意波形发生器在模拟多个分量混合形成的复杂波形时，无能是在操作便捷程度和波形真实程度上，都存在重大缺陷。当混合信号的一个或多个参数需要改变时，将使任意波形数据全部变化。计算机首先要重新计算生成新的波形数据，然后通过外部接口将新的波形数据传送到任意波发生器，任意波发生器再将新的波形数据变换为复杂波形。每改变一次参数，就需要重复上述过程一次，操作繁琐，而且需要由计算机辅助，参数改变所需时间长；如果没有计算机辅助，混合信号参数改变几乎无法实现。若干个独立分量形成的混合信号在时间上可视为一个随机信号。但是由于任意波发生器的波形存储器容量有限，其输出任意波形在时间上仍然是一个周期性信号，且复杂时间函数量化形成会产生截断误差。当任意波发生器长时间输出信号后，因其波形的周期性和截断误差的累计，与独立分量叠加的混合信号理想值相比，会产生失真，时间越长，失真越大。用多台函数/任意波发生器输出信号叠加可以模拟所需的多分量混合信号。仪器的增多会带来诸多不便；每台仪器时基不同源，随时间增加也会造成叠加信号波形失真加大。（三）
技术实现思路
本专利技术的目的在于提供一种特别适合需要波形复杂、多源独立叠加、长运行时间等一个或多个特征的应用场合；当各分量的频率成整数倍关系时，具有谐波合成信号源功能；所有参数均独立设置，参数改变方便快捷的多分量混合信号发生器。本专利技术的目的是这样实现的：它是由模拟电路和单片可编程逻辑器件（FPGA/CPLD）构成，可编程逻辑器件内嵌有接口单元、时钟发生单元、脉冲控制逻辑单元和相频控制逻辑单元；接口电路连接微处理器，时钟发生单元连接外部输入时钟，接口电路分别连接脉冲控制逻辑单元和相频控制逻辑单元，时钟发生单元分别连接脉冲控制逻辑单元、相频控制逻辑单元和模拟电路；脉冲控制逻辑单元包括脉冲参数锁存器、脉冲控制逻辑数控振荡器、脉冲控制逻辑相位加法器和数据比较器，时钟发生单元连接脉冲控制逻辑数控振荡器，脉冲控制逻辑数控振荡器连接脉冲控制逻辑相位加法器，脉冲控制逻辑相位加法器连接数据比较器，数据比较器连接模拟电路；相频控制逻辑单元包括相频参数锁存器、相频控制逻辑数控振荡器和相频控制逻辑相位加法器，时钟发生单元连接相频控制逻辑数控振荡器，相频控制逻辑数控振荡器连接相频控制逻辑相位加法器，相频控制逻辑相位加法器连接模拟电路。本专利技术还有这样一些技术特征：1、所述的时钟发生单元包括锁相环倍频单元和偶数分频单元，外部输入时钟连接锁相环倍频单元，锁相环倍频单元分别连接偶数分频单元、脉冲控制逻辑单元和相频控制逻辑单元，偶数分频单元连接模拟电路；2、所述的模拟电路包括脉冲波变换单元、正弦分量混合单元、全分量叠加单元三部分，微处理器连接脉冲波变换单元，脉冲波变换单元和偶数分频单元分别连接正弦分量混合单元，正弦分量混合单元连接全分量叠加单元，全分量叠加单元输出即为最终输出；3、所述的脉冲波变换单元包括脉冲波变换二选一模拟开关和脉冲波变换差动放大器，微处理器、脉冲控制逻辑单元和相频控制逻辑单元分别连接脉冲波变换二选一模拟开关，脉冲波变换二选一模拟开关连接脉冲波变换差动放大器，脉冲波变换差动放大器连接正弦分量混合单元；4、所述的正弦分量混合单元包括第一级等权重加法器、第一级无源低通滤波器、正弦分量混合二选一模拟开关、正弦分量混合差动放大器和第二级无源低通滤波器，脉冲波变换差动放大器连接第一级等权重加法器，第一级等权重加法器连接第一级无源低通滤波器，第一级无源低通滤波器、偶数分频单元分别连接正弦分量混合二选一模拟开关，正弦分量混合二选一模拟开关连接正弦分量混合差动放大器，正弦分量混合差动放大器连接第二级无源低通滤波器，第二级无源低通滤波器连接全分量叠加单元；5、所述的全分量叠加单元包括第二级等权重加法器；第二级无源低通滤波器连接第二级等权重加法器，第二级等权重加法器输出即为最终输出。本专利技术所述的多分量混合信号发生器信号发生电路由模拟电路和单片FPGA构成，模拟电路中无须使用模拟乘法器，FPGA无须使用存储器资源。模拟电路可以划分为脉冲波变换、正弦分量混合、全分量叠加三个环节。FPGA内嵌了接口单元、时钟发生单元、K个脉冲控制逻辑单元，N-K-1个相频控制逻辑单元。相频控制逻辑和脉冲控制逻辑均需要使用带相位预置功能的数控振荡器，其工作原理在DDS波形合成技术中有详细论述，因而直接使用。本专利技术总分量数定义为任意整数N，通常取为4、8、16、32、40等。混合信号分别由1个直流分量、K个脉冲分量、N-K-1个正弦分量构成，K取值为0到N-1，每个分量的幅度、频率、脉宽、初始相位均可独立设置。在本专利技术所述的FPGA中，接口电路将来自微处理器的串行总线转换为内部并行总线BUS，以设置各脉冲控制逻辑单元和相频控制逻辑单元参数；接口单元还引入来自微处理器的全局复位SRST信号。在本专利技术所述的FPGA中，时钟发生单元产生两种时钟信号：第一个是高频时钟信号Fsys，它是外部输入时钟经数字锁相环倍频后产生，作为所有脉冲控制逻辑单元和相频控制逻辑单元的系统时钟；第二个是由Fsys经偶数分频后得到的基频方波信号FBAS，作为正弦分量混合时的差频时钟。在本专利技术所述的FPGA中，K个脉冲控制逻辑单元电路结构完全相同，脉冲控制逻辑电路由脉冲参数锁存器、脉冲控制逻辑数控振荡器、脉冲控制逻辑相位加法器、数据比较器等组成。脉冲控制逻辑数控振荡器工作时钟为Fsys，由SRST信号同步复位；脉冲控制逻辑数控振荡器的高位输出与相位字相加；脉冲控制逻辑加法器高位输出与脉宽字比较，数据比较器的输出（小于等于逻辑关系）即为所需的脉冲逻辑信号；频率字、相位字和脉宽字由微处理器设置脉冲参数锁存器。当K=0时，表明FPGA中无脉冲控制逻辑单元，混合信号中无脉冲分量。在本专利技术所述的FPGA中，N-K-1个相频控制逻辑单元电路结构完全相同，相频本文档来自技高网...

【技术保护点】
一种多分量混合信号发生器，其特征在于：它是由模拟电路和单片可编程逻辑器件构成，可编程逻辑器件内嵌有接口单元、时钟发生单元、脉冲控制逻辑单元和相频控制逻辑单元，接口电路连接微处理器，时钟发生单元连接外部输入时钟，接口电路分别连接脉冲控制逻辑单元和相频控制逻辑单元，时钟发生单元分别连接脉冲控制逻辑单元、相频控制逻辑单元和模拟电路；脉冲控制逻辑单元包括脉冲参数锁存器、脉冲控制逻辑数控振荡器、脉冲控制逻辑相位加法器和数据比较器，时钟发生单元连接脉冲控制逻辑数控振荡器，脉冲控制逻辑数控振荡器连接脉冲控制逻辑相位加法器，脉冲控制逻辑相位加法器连接数据比较器，数据比较器连接模拟电路；相频控制逻辑单元包括相频参数锁存器、相频控制逻辑数控振荡器和相频控制逻辑相位加法器，时钟发生单元连接相频控制逻辑数控振荡器，相频控制逻辑数控振荡器连接相频控制逻辑相位加法器，相频控制逻辑相位加法器连接模拟电路。

【技术特征摘要】
1.一种多分量混合信号发生器，其特征在于：它是由模拟电路和单片可编程逻辑器件构成，可编程逻辑器件内嵌有接口单元、时钟发生单元、脉冲控制逻辑单元和相频控制逻辑单元，接口电路连接微处理器，时钟发生单元连接外部输入时钟，接口电路分别连接脉冲控制逻辑单元和相频控制逻辑单元，时钟发生单元分别连接脉冲控制逻辑单元、相频控制逻辑单元和模拟电路；脉冲控制逻辑单元包括脉冲参数锁存器、脉冲控制逻辑数控振荡器、脉冲控制逻辑相位加法器和数据比较器，时钟发生单元连接脉冲控制逻辑数控振荡器，脉冲控制逻辑数控振荡器连接脉冲控制逻辑相位加法器，脉冲控制逻辑相位加法器连接数据比较器，数据比较器连接模拟电路；相频控制逻辑单元包括相频参数锁存器、相频控制逻辑数控振荡器和相频控制逻辑相位加法器，时钟发生单元连接相频控制逻辑数控振荡器，相频控制逻辑数控振荡器连接相频控制逻辑相位加法器，相频控制逻辑相位加法器连接模拟电路；所述的时钟发生单元包括锁相环倍频单元和偶数分频单元，外部输入时钟连接锁相环倍频单元，锁相环倍频单元分别连接偶数分频单元、脉冲控制逻辑单元和相频控制逻辑单元，偶数分频单元连接模拟电路；所述的模拟电路包括脉冲波变换单元、正弦分量混合单元、全分量叠加单元三部分，微处理器连接脉冲波变换单元，脉冲波变换单元和偶数分频单元分别连接正弦分量混合单元，正弦分量混合单元连接全分量叠加单元，全分量叠加单元输出即为最终输出；所述的脉冲波变换单元包括脉冲波变换二选一模拟开关和脉冲波变换差动放大器，微处理器、脉冲控制逻辑单元和相频控制逻辑单元分别连接脉冲波变换二选一模拟开关，脉冲波变换二选一模拟开关连接脉冲波变换差动放大器，脉冲波变换差动放大器连接正弦分量混合单元；所述的正弦分量混合单元包括第一级等权重加法器、第一级无源低通滤波器、正弦分量混合二选一模拟开关、正弦分量混合差动放大器和第二级无源低通滤波器，脉冲波变换差动放大器连接第一级等权重加法器，第一级等权重加法器连接第一级无源低通滤波器，第一级无源低通滤波器、偶数分频单元分别连接正弦分量混合二选一模拟开关，正弦分量混合二选一模拟开关连接正弦分量混合差动放大器，正弦分量混合差动放大器连接第二级无源低通滤波器，第二级无源低通滤波器连接全分量叠加单元；所述的全分量叠加单元包括第二级等权重加法器；第二级无源低...

【专利技术属性】
技术研发人员：童子权，任丽军，于晓洋，孙连义，李卓然，林舒，
申请(专利权)人：哈尔滨理工大学，
类型：发明
国别省市：