自适应开关频率调整电路制造技术

本发明专利技术公开了一种自适应开关频率调整电路，主要解决现有技术存在的开关变换器仅在较窄负载范围内保持较高效率的问题。其包括模式判别模块，阈值选择模块，基本振荡逻辑，抖频控制逻辑及受控电流源。模式判别模块通过检测外部反馈电压FB，产生两个比较逻辑信号，这两个比较逻辑信号在阈值选择模块中进行逻辑运算，确定基本振荡器逻辑中比较器的低阈值电压，基本振荡器逻辑输出时钟信号并作为抖频控制逻辑的驱动并产生一组控制信号对受控电流源的输出电流进行控制，实现频率抖动，降低开关式变换器的电磁干扰。本发明专利技术所述的自适应开关频率调整电路可靠性高，所有功能可完全集成在芯片内部，可应用于各种电源管理系统中。

【技术实现步骤摘要】
自适应开关频率调整电路
本专利技术属于电子电路
，特别是一种开关频率调整电路，可用于模拟集成电路。
技术介绍
自适应开关频率调整电路是开关式转换器系统的重要组成部分，由转换器系统内部若干模块组成。相比于线性调节器，开关式变换器具有高效，高能量密度等特点，从而越来越受到用户的欢迎。然而传统的开关变换器的工作模式有两个固有的缺点。其一，単一固定的开关频率会产生较大的电磁干扰EMI ;其ニ，単一的开关频率不适合在宽负载范围内提升转换器效率。目前，提升开关转换器效率的方式包括突发模式和固定降频模式，其中:突发模式，其实现是当系统负载进入轻载判断门限后，系统的输出电流将时断时续，通过固定间隔的开启和关闭开关管，实现轻载下较小的平均电流。但是这种方式是在单一系统时钟频率下实现的，虽然降低了导通损耗，但开关损耗并未因此降低，而且突发模式下的每次导通都会产生ー个较大的电流脉冲，会对开关管造成很大的电压应力，影响系统可靠性的同时会产生很大的电磁干扰。固定降频模式，是将系统时钟人为地分为两个频率，ー个频率较高，用于正常负载下的工作；另ー个频率较低，用于轻载下的工作。这两个频率的选择依赖于监测误差放大器输出的电压大小。这种模式虽然可以在一定程度上提高效率，但是由于在宽的负载变动范围仅分配两个频率，因而易出现在某些负载情况下开关转换器效率很低的情況。
技术实现思路
本专利技术针对上述现有技术存在的较大电磁干扰以及系统仅在较窄负载范围内保持较闻效率的缺陷，提供一种自适应开关频率调整电路，以减小电磁干扰，提闻开关转换器的效率。实现本专利技术目的技术思路是:通过检测系统负载状态，确定系统内部振荡器模块的实时比较阈值，实现开关频率随负载线性变化，使系统在全负载范围保持高的传输转换效率；同时通过频率抖动控制逻辑，产生一组控制信号，使得时钟周期在个固定频率点附近变化，分散了单ー频率时钟信号过于集中的频谱能量，降低了系统整体的电磁干扰。整个开关频率调整电路包括:模式判别模块，用于通过检测反映负载状态的系统反馈电压，产生两个比较逻辑信号A和B,分别传输给到阈值选择模块；阈值选择模块，用于对两个比较逻辑信号A和B进行逻辑运算，产生三个选通控制信号SW1，SW2和SW3，通过这些控制信号从外部输入的三路信号V1，V2和FB中选出一路信号，输出至基本振荡逻辑，作为该基本振荡逻辑的低阈值电压；基本振荡器逻辑，用于产生时钟信号CLK输出至抖频控制逻辑，作为对该抖频控制逻辑的驱动信号；抖频控制逻辑，利用输入的时钟信号CLK作为其时钟驱动，输出ー组周期性的伪随机码序列D、E、F给受控周期电流源，控制其输出的电流大小；受控周期电流源，利用抖频控制逻辑输出的伪随机码序列D，E，F产生一路周期性变动的充电电流，使时钟信号CLK在ー个中心值附近周期变化。上述自适应开关频率调整电路，其特征在于:所述的模式判别模块，包括第一比较器CMPl和第二比较器CMP2 ；该第一比较器CMPl的正相输入端连接外部高阈值电压V_H，其负相输入端连接反馈电压FB，其输出第一比较逻辑信号A ；该第二比较器CMP2的正相输入端连接反馈电压FB，其负相输入端连接外部低阈值电压V_L，其输出第二比较逻辑信号B。 上述自适应开关频率调整电路，其特征在于:所述阈值选择模块，包括第一反相器和第二反相器，第一与非门，第二与非门和第三与非门，以及第ー选通开关SW1，第二选通开关SW2，第三选通开关SW3，第一 PMOS管MPl，第二 PMOS管MP2，第三PMOS管MP3和第一电流源II，其中:第一反相器INV1,其输入端INl与模式判别模块的第一比较逻辑信号A连接,其输出端与第一与非门NANDl的第一输入端Al连接；第一与非门NANDl的第二输入端A2与模式判别模块输出的第二比较逻辑信号B连接，其输出电压信号SWl作为第一选通开关SWl的控制信号；第二反相器INV2，其输入端IN2与模式判别模块的第二逻辑电压信号B连接，其输出与第二与非门NAND2的第二输入端C2连接；第二与非门NAND2的第一输入端Cl第三与非门NAND3的第一输入端BI连接，其输出电压信号SW3作为第三选通开关SW3的控制信号;第三与非门NAND3，其第一输入端BI与第一反相器INVl的输入端INl连接，其第二输入端B2与第二反相器INV2的输入端IN2连接，其输出电压信号SW2作为第二选通开关SW2的控制信号；第一PMOS管MPl的源极以及第二PMOS管MP2的源极皆与电源VDD连接，第一PMOS管MPl的栅极与其漏极相连，其漏极连接第一电流源I的上端，第一电流源I的下端连接到地；第二 PMOS管MP2的栅极与第一 PMOS管MPl的栅极相连，第一 PMOS管MPl与第二 PMOS管MP2构成基本电流镜结构?，第二 PMOS管MP2的漏极连接第三PMOS管MP3的源极，第三PMOS管MP3的漏极连接到地，其栅极连接外部反馈电压FB，其源极输出等效反馈电压FB_IN ；[0021 ] 第一选通开关SWl，其输入端连接外部基准电压Vl ;第二选通开关SW2的输入端与等效反馈电压FB_IN连接；第三选通开关SW3的输入端与外部基准电压V2连接；这三个选通开关的输出端连接在一起，构成输出端OUT。上述自适应开关频率调整电路，其特征在于:所述基本振荡器逻辑，包含第三比较器CMP3和第四比较器CMP4，RS锁存器，第三反相器INV3和第四反相器INV3，第四与非门NAND4，传输门TG1，缓冲器BUF ;其中:第三比较器CMP3，其正相输入端通过电容C接地，其负相输入端与阈值选择模块的输出端OUT连接，其输出与RS锁存器的复位端R连接；第四比较器CMP4，其正相输入端与外部基准电压V3连接，其负相输入端通过电容C接到地，其输出与RS锁存器的置位端S连接；RS锁存器D的输出与第三反相器INV3的输入端连接，第三反相器INV3的输出端为时钟信号CLK ;第四与非门NAND4的两个输入端连接到一起并与第三反相器INV3的输出端连接，第四与非门NAND4的输出与第四反相器INV4的输入端连接；传输门TGl的第一输入端IOl与外部电压VC连接，第二输入端102与缓冲器BUF的输出端连接；缓冲器BUF的输入端连接外部基准电压V3。上述自适应开关频率调整电路，其特征在干:所述抖频控制逻辑，包含分频模块FDIV，第一 D触发器DFFl，第二 D触发器DFF2，第三D触发器DFF3，第四D触发器DFF4，第五D触发器DFF5，第六D触发器DFF6，第五与非门NAND5，第六与非门NAND6，第一或非门NORl,第二或非门N0R2和异或门X0R，其中:分频模块FDIV，其输入端与基本振荡器逻辑的输出信号CLK连接，其输出分别与第一 D触发器DFFl、第二 D触发器DFF2、第三D触发器DFF3、第四D触发器DFF4、第五D触发器DFF5和第六D触发器DFF6的时钟输入端连接；这六个D触发器串联连接，即第一 D触发器DFFl的输出端与第二 D触发器DFF2的输入端连接，第二 D触发器DFF2的输出端与第三D触发器DFF3的输入端连接，第三D触发器DFF3的输出端与第四D触发器DFF4的输入端连接，第四D触发器DFF4的输出端与第五D触发器本文档来自技高网...

【技术保护点】
一种自适应开关频率调整电路，其特征在于，包括：模式判别模块（1），用于通过检测反映负载状态的系统反馈电压，产生两个比较逻辑信号A和B，分别传输给到阈值选择模块（2）；阈值选择模块（2），用于对两个比较逻辑信号A和B进行逻辑运算，产生三个选通控制信号SW1，SW2和SW3，通过这些控制信号从外部输入的三路信号V1，V2和FB中选出一路信号，输出至基本振荡逻辑（3），作为该基本振荡逻辑的低阈值电压；基本振荡器逻辑（3），用于产生时钟信号CLK输出至抖频控制逻辑（4），作为对该抖频控制逻辑的驱动信号；抖频控制逻辑（4），利用输入的时钟信号CLK作为其时钟驱动，输出一组周期性的伪随机码序列D、E、F给受控周期电流源（5），控制其输出的电流大小；受控周期电流源（5），利用抖频控制逻辑（4）输出的伪随机码序列D，E，F产生一路周期性变动的充电电流，使时钟信号CLK在一个中心值附近周期变化。

【技术特征摘要】
1.一种自适应开关频率调整电路，其特征在于，包括: 模式判别模块(1)，用于通过检测反映负载状态的系统反馈电压，产生两个比较逻辑信号A和B,分别传输给到阈值选择模块(2); 阈值选择模块(2)，用于对两个比较逻辑信号A和B进行逻辑运算，产生三个选通控制信号SW1，SW2和SW3，通过这些控制信号从外部输入的三路信号V1，V2和FB中选出一路信号，输出至基本振荡逻辑(3)，作为该基本振荡逻辑的低阈值电压； 基本振荡器逻辑(3)，用于产生时钟信号CLK输出至抖频控制逻辑(4)，作为对该抖频控制逻辑的驱动信号； 抖频控制逻辑(4)，利用输入的时钟信号CLK作为其时钟驱动，输出一组周期性的伪随机码序列D、E、F给受控周期电流源(5)，控制其输出的电流大小； 受控周期电流源(5)，利用抖频控制逻辑(4)输出的伪随机码序列D，E，F产生一路周期性变动的充电电流，使时钟信号CLK在一个中心值附近周期变化。2.根据权利要求1所述的自适应开关频率调整电路，其特征在于:所述的模式判别模块(1)，包括第一比较器CMPl和第二比较器CMP2 ； 该第一比较器CMPl的正相输入端连接外部高阈值电压V_H，其负相输入端连接反馈电压FB，其输出第一比较逻辑信号A ； 该第二比较器CMP2的正相输入端连接反馈电压FB，其负相输入端连接外部低阈值电压V_L，其输出第二比较逻辑信号B。`3.根据权利要求1所述的自适应开关频率调整电路，其特征在于:所述阈值选择模块(2)，包括两个第一反相器(31)和第二反相器(32)，第一与非门(33)，第二与非门(34)和第三与非门(35)，以及第一选通开关(36)，第二选通开关(37)，第三选通开关(38)，第一 PMOS管MPl，第二 PMOS管MP2，第三PMOS管MP3和第一电流源II，其中: 第一反相器(31)，其输入端INl与模式判别模块(I)的第一比较逻辑信号A连接，其输出端与第一与非门(33)的第一输入端Al连接；第一与非门(33)的第二输入端A2与模式判别模块(I)输出的第二比较逻辑信号B连接,其输出电压信号SWl作为第一选通开关(36)的控制信号； 第二反相器(32 )，其输入端IN2与模式判别模块(I)的第二比较逻辑信号B连接，其输出与第二与非门(35)的第二输入端C2连接；第二与非门(35)的第一输入端Cl第三与非门(34)的第一输入端BI连接，其输出电压信号SW3作为第三选通开关(38)的控制信号； 第三与非门(34),其第一输入端BI与第一反相器(31)的输入端INl连接,其第二输入端B2与第二反相器(32)的输入端IN2连接，其输出电压信号SW2作为第二选通开关(37)的控制信号； 第一 PMOS管MPl的源极以及第二 PMOS管MP2的源极皆与电源VDD连接，第一 PMOS管MPl的栅极与其漏极相连，其漏极连接第一电流源Il的上端，第一电流源Il的下端连接到地；第二 PMOS管MP2的栅极与第一 PMOS管MPl的栅极相连，第一 PMOS管MPl与第二 PMOS管MP2构成基本电流镜结构；第二 PMOS管MP2的漏极连接第三PMOS管MP3的源极，第三PMOS管MP3的漏极连接到地，其栅极连接外部反馈电压FB，其源极输出等效反馈电压FB_IN ； 第一选通开关(36)，其输入端连接外部基准电压Vl ;第二选通开关(37)的输入端与等效反馈电压FB_IN连接；第三选通开关(38)的输入端与外部基准电压V2连接；这三个选通开关的输出端连接在一起，构成输出端OUT。4.根据权利要求1所述的自适应开关频率调整电路，其特征在于:所述基本振荡器逻辑(3 )，包含第三比较器CMP3和第四比较器CMP4，RS锁存器(41)...

【专利技术属性】
技术研发人员：来新泉，王泽宇，刘从，邵丽丽，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：