信息处理设备、信息处理方法以及程序技术

本发明专利技术公开了一种信息处理设备、信息处理方法以及程序，该信息处理设备包括：多个高速缓存存储器、配置成分别访问该多个高速缓存存储器的多个处理器、以及存储器；在该信息处理设备中，多个处理器中的每个运行程序以用作高速缓存处理单元，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。

【技术实现步骤摘要】
信息处理设备、信息处理方法以及程序
本技术涉及一种信息处理设备、信息处理方法以及程序，并且特别地涉及在设置有使用高速缓存存储器的多个处理器的多处理器系统中可以缩短用于高速缓存处理的时间段而同时抑制硬件的规模的一种信息处理设备、信息处理方法以及程序。
技术介绍
当使用高速缓存存储器的处理器经由共享存储器与另一处理器或装置交换数据时，进行高速缓存处理。高速缓存处理包括:针对在高速缓存存储器中所存储的数据，进行传输至共享存储器和丢弃中的至少一个。在高速缓存处理中，检测目标数据是否存在于高速缓存存储器中，并且在目标数据存在于高速缓存存储器中的情况下，对该数据进行传输至共享存储器和丢弃中的至少一个。因此，用于高速缓存处理的时间段正比于目标数据的大小。由于这个原因，提出了如下专利技术:在该专利技术中，在用于高速缓存处理的目标数据的大小大于或等于高速缓存存储器的大小的情况下，对在高速缓存存储器中所存储的全部数据而不是对目标数据进行高速缓存处理。根据这一点，可以避免进行关于目标数据是否存在于高速缓存存储器中的检测，并且可以缩短用于高速缓存处理的时间段。另一方面，在设置有使用高速缓存存储器的多个处理器的多处理器系统中要维持各个高速缓存存储器之间数据的一致性。这种一致性通常由硬件所维持。但是，在对高速缓存存储器中所存储的全部数据进行高速缓存处理的情况下，因为对于硬件规模的抑制等，存在无法维持各个高速缓存存储器之间数据的一致性的硬件。提出了另一专利技术:在该专利技术中，在进行图像处理的多处理器系统中，仅在紧邻应用程序的运行之前和紧接应用程序的运行之后，对在高速缓存存储器中所存储的数据进行传输至共享存储器和丢弃，以使得有效地管理高速缓存存储器与共享存储器之间的一致性。(例如，参见日本未审查专利申请公布第2008-204292号)。
技术实现思路
如上所述，在多处理器系统中，在对高速缓存存储器中所存储的全部数据进行高速缓存处理的情况下，因为对于硬件规模的抑制等，存在无法维持各个高速缓存存储器之间数据的一致性的硬件。因此，在多处理器系统中，在一些情况下不对在高速缓存存储器中所存储的全部数据进行高速缓存处理。因此，期望在多处理器系统中，通过对在高速缓存存储器中所存储的全部数据进行高速缓存处理来缩短用于高速缓存处理的时间段而同时抑制硬件的规模。鉴于上述情形提出了本技术，并且期望在多处理器系统中，缩短用于高速缓存处理的时间段而同时抑制硬件的规模。根据本技术的实施例的信息处理设备包括:多个高速缓存存储器、配置成分别访问多个高速缓存存储器的多个处理器、以及存储器；在该信息处理设备中，多个处理器中的每个运行程序以用作高速缓存处理单元，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。根据本技术的实施例的信息处理方法包括:使得包括多个高速缓存存储器、配置成分别访问多个高速缓存存储器的多个处理器、以及存储器的信息处理设备的多个处理器中的每个运行程序，以针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。根据本技术的实施例的程序使得信息处理设备的多个处理器中的每个用作高速缓存处理单元，该信息处理设备包括:多个高速缓存存储器、配置成分别访问该多个高速缓存存储器的多个处理器、以及存储器，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。根据本技术的实施例，多个处理器中的每个针对在由该处理器所访问的高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。根据本技术的实施例，可以在多处理器系统中缩短用于高速缓存处理的时间段而同时抑制硬件规模。【附图说明】图1是示出用作施加了本技术、根据实施例的信息处理设备的多处理器系统的配置示例的框图；图2示出了高速缓存开始单元的配置示例；图3示出了总高速缓存处理单元的配置示例；图4是用于描述高速缓存开始处理的流程图；以及图5是用于描述同步总高速缓存处理的流程图。【具体实施方式】实施例根据实施例的信息处理设备的配置示例图1是示出用作施加了本技术、根据实施例的信息处理设备的多处理器系统的配置示例的框图。通过经由总线(互联)19将处理器11-1和处理器11-2、高速缓存存储器12_1和高速缓存存储器12-2、装置13、存储器管理单元14、共享存储器15、存储单元16、通信单元17以及驱动器18彼此连接来构成图1的多处理器系统10。在多处理器系统10中，处理器11-1(处理器11-2)通过使用高速缓存存储器12_1(高速缓存存储器12-2)来运行程序，并且经由共享存储器15与处理器11-2 (处理器11-1)和装置13交换数据。具体地，处理器11-1和处理器11-2由中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理(DSP)等组成。处理器11-1访问高速缓存存储器12-1并且运行在存储单元16中所存储的程序(诸如操作系统(OS))。更具体地，处理器11-1运行程序以将在共享存储器15中所存储的共享数据15A存储在高速缓存存储器12-1中。处理器11-1还运行程序以通过适当地使用在高速缓存存储器12-1中所存储的数据来生成各种类型的数据，并且将所生成的数据存储在高速缓存存储器12-1中。处理器11-1还运行OS以对在高速缓存存储器12-1中所存储的数据执行高速缓存处理。此时，处理器11-1适当地设置要存储在共享存储器15中的、作为指示停止对高速缓存存储器12-1的访问的停止信息和指示高速缓存处理结束的结束信息的同步标志15B。处理器11-1还基于处理器11-1和处理器11-2的同步标志15B适当地执行高速缓存处理。与处理器11-1类似，处理器11-2访问高速缓存存储器12-2并且运行在存储单元16中所存储的程序(诸如OS等)。在下面的说明中，在不特别地彼此区分处理器11-1和处理器11-2的情况下，将其类似地统称为处理器11。将高速缓存存储器12-1和高速缓存存储器12-2类似地统称为高速缓存存储器12。装置13是配置成控制总线19上的传输的总线主控器。装置13经由总线19接收在共享存储器15中所存储的共享数据15A。装置13还将该数据作为共享数据15A传输到共享存储器15以进行存储。存储器管理单元14控制高速缓存存储器12等，以使得除了对在高速缓存存储器12中所存储的全部数据进行高速缓存处理的情况之外，维持高速缓存存储器12之间数据的一致性。共享存储器15将由处理器11所生成的并且从高速缓存存储器12所传输的数据和从装置13所供给的数据作为共享数据15A而存储。共享存储器15还采用非高速缓存属性将由各个处理器11所设置的同步标志15B存储在处理器11的地址空间中。存储单元16由硬盘、非易失性存储器等组成。存储单元16存储程序(诸如OS)。通信单元17由网络接口等组成。驱动器18驱动可移除介质18A (诸如磁盘、光盘、磁光盘或半导体存储器)。程序(诸如OS)可以记录在例如用作封装介质等的可移除介质18A中而被提供。还可以经由有线的或无线传输介质(诸如局域网、本文档来自技高网...

【技术保护点】
一种信息处理设备，包括：多个高速缓存存储器；多个处理器，配置成分别访问所述多个高速缓存存储器；以及存储器，其中，所述多个处理器中的每个运行程序以用作：高速缓存处理单元，所述高速缓存处理单元配置成针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。

【技术特征摘要】
2012.08.17 JP 2012-1807671.一种信息处理设备,包括: 多个高速缓存存储器； 多个处理器，配置成分别访问所述多个高速缓存存储器；以及 存储器， 其中，所述多个处理器中的每个运行程序以用作: 高速缓存处理单元，所述高速缓存处理单元配置成针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。2.根据权利要求1所述的信息处理设备， 其中，所述多个处理器中的每个运行所述程序以进一步用作: 停止单元，配置成停止对所述高速缓存存储器的访问，以及 停止信息设置单元，配置成在所述停止单元停止对所述高速缓存存储器的访问的情况下，设置要存储在所述存储器中的、指示停止对所述高速缓存存储器的访问的停止信息；以及 其中，在所述存储器存储所述多个处理器的停止信息的情况下，所述高速缓存处理单元对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。3.根据权利要求1所述的信息处理设备， 其中，所述多个处理器中`的每个运行所述程序以进一步用作: 结束信息设置单元，配置成在所述高速缓存处理单元执行所述高速缓存处理的情况下，设置要存储在所述存储器中的、指示所述高速缓存处理结束的结束信息，以及 许可单元，配置成在所述存储器存储所述多个处理器的结束信息的情况下，许可对所述高速缓存存储器...

【专利技术属性】
技术研发人员：山口隆盛，下屋铺太一，山本和典，
申请(专利权)人：索尼公司，
类型：发明
国别省市：