一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法技术

一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法，该结构包括好的元件和坏的元件，所述好的元件和坏的元件在铜盖和铜底之间采用压接式封装；所述铜盖与好的元件的金属接触层阳极之间通过第一钼片扣合，所述铜底与好的元件阴极之间通过第二钼片扣合完成以使所有好的元件处于并联连接状态。该制造方法用来制造上述功率芯片结构。本发明专利技术具有制造方便、无淀积绝缘层、可提高器件性能等优点。

【技术实现步骤摘要】
一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法
本专利技术主要涉及到功率芯片结构领域，特指一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法。
技术介绍
作为第三代半导体材料，SiC（碳化硅，一种半导体材料，可用于制作半导体器件和集成电路）具有禁带宽度大、击穿电场高、饱和电子漂移速率高、热导率高、化学性质稳定等特点，使SiC基功率器件在高压、高温、高频、大功率、强辐射等方面都有极大的应用前景。碳化硅SBD（肖特基势垒二极管）具有低的正向压降和高正向电流，而碳化硅JBS（结型势垒肖特基二极管）则结合了SBD和PiN二极管的优点，即保持了低的正向压降，又具有高关断电压和低的低反向漏电流。碳化硅SBD/JBS器件除了在高频功率电子方面应用外，还有其他用途，如气敏传感器、微波电路、紫外探探测器、抗辐射器探测中子等。风力发电、太阳能发电、智能电网、轨道交通以及军工等领域需要大功率器件，具有低开启电压和大电流特点的碳化硅SBD/JBS能满足这一需求。在实现大电流碳化硅SBD/JBS功率器件制作工艺过程中，会有一些区域存在晶体缺陷，从而导致这部分区域在很低的电压下就导致击穿，使得成品率不能达到100%。因此需要按照一定的图形在碳化硅晶片上形成许多个结构尺寸完全相同的碳化硅SBD/JBS器件，最后将这些小单元的碳化硅JBS器件（下文都称为小元件）并联起来，形成大电流的碳化硅JBS器件。在并联这些小元件之前，需要对一些不能满足电压要求的小元件（坏元件）进行隔离或切割。例如，有从业者提出的专利申请（专利号CN1605124A）中，制作大电流的碳化硅SBD/JBS器件过程中隔离坏元件的方法是通过淀积绝缘层5后选择性地开口而选择性地并联好的元件3，如图1和图2所示。其中，好元件和坏元件是通过电测试的方法进行区分，区分后实例图如图3所示。其具体的步骤是：（1）制造具有暴露出的用于测试的第一接触层2的器件1；（2）利用电测试分析这些暴露出的器件1，区分元件的好坏，并电脑自动记录好的元件3和坏的元件4的分布及尺寸并将此信息传送至光刻机，实例图如图3所示；（3）淀积绝缘层5，完全覆盖第一接触层2，并涂敷光刻胶6；（4）根据传送至步进式光刻机的信息步进式光刻使好的元件3的第一接触层2上的绝缘层5暴露出来形成新的刻蚀掩膜版7，实例图如图4所示；（5）通过这个刻蚀掩膜版7刻蚀好的元件3上的绝缘层5，暴露出好的元件上金属层8；（6）再通过淀积金属层9并联这些所有好的元件3。现有的利用绝缘层5隔离坏的元件4来并联好的元件3实现大功率碳化硅SBD/JBS器件，这样的器件1结构相对复杂，由于淀积绝缘层5的存在，容易产生寄生电容而影响器件1的动态效应。另外又由于多了淀积绝缘层5的工艺而使器件1制作工艺相对复杂。
技术实现思路
本专利技术要解决的技术问题就在于：针对现有技术存在的技术问题，本专利技术提供一种制造方便、无淀积绝缘层、可提高器件性能的大电流碳化硅SBD/JBS功率芯片结构及其制造方法。为解决上述技术问题，本专利技术采用以下技术方案：一种大电流碳化硅SBD/JBS功率芯片结构，包括好的元件和坏的元件，所述好的元件和坏的元件在铜盖和铜底之间采用压接式封装；所述铜盖与好的元件的金属接触层阳极之间通过第一钼片扣合，所述铜底与好的元件阴极之间通过第二钼片扣合完成以使所有好的元件处于并联连接状态。本专利技术进一步提供一种上述大电流碳化硅SBD/JBS功率芯片结构的制造方法，其步骤为：（1）器件的形成及第一接触层制作：在每个器件上形成暴露的第一接触层用于电测试，每个器件上的第一接触层不与其他器件形成任何接触；（2）电测试：利用电测试分析这些暴露出的器件以区分元件的好坏，将通过电测试的元件称为好的元件，其接触面称为好的元件接触面；不能通过电测试的器件称为坏的元件，其接触面称为坏的元件接触面，并且电脑自动记录好的元件接触面和坏的元件接触面的分布，同时将此信息传送至步进式光刻机；（3）金属层的淀积：在器件上淀积金属层使其完全覆盖器件的表面；（4）制作刻蚀掩膜版：涂敷光刻胶，根据传送至步进式光刻机的记录信息光刻好的元件以外的光刻胶，并显影使好的元件上金属层以外区域的金属层暴露出来；（5）刻蚀：利用刻蚀气体或刻蚀液刻蚀金属层，好的元件上金属层因为有刻蚀掩膜版的保护而留下来，而其余的则暴露出来被刻蚀掉，最后把所有好的元件接触面引出；（6）压接式封装：利用铜盖将所有好的元件上金属层连接，并通过第一钼片扣合完成以并联所有好的元件。作为本专利技术方法的进一步改进：所述第一接触层的厚度为0.1～2μm。作为本专利技术方法的进一步改进：所述金属层的厚度为8～20μm。与现有技术相比，本专利技术的优点在于：1、本专利技术利用相对简单而且合理的器件结构就可形成大功率碳化硅SBD/JBS器件，该器件结构制作过程中没有淀积绝缘层，而绝缘层的介电常数又低于本器件结构铜片与器件之间的气体，从而降低了寄生电容的影响。2、本专利技术实现器件结构的工艺步骤相对简单，工艺周期也短。通过压接式封装工艺，不需要形成绝缘层就可达到并联所有好的元件的目的；同时由于坏元件的接触层高度远远不够，铜片和钼片不能和坏元件接触从而达到隔离坏元件的目的。附图说明图1是现有技术中碳化硅SBD/JBS的制作流程示意图。图2是现有技术中碳化硅SBD/JBS制作时的状态图。图3是现有技术中区分好坏元件的实例示意图。图4是现有技术中进行绝缘层刻蚀图形的示意图。图5是本专利技术中碳化硅SBD/JBS功率芯片结构的原理示意图。图6是本专利技术中碳化硅SBD/JBS功率芯片结构采用压接式封装时的原理示意图。图7是本专利技术在压接式封装前所有元件等效电路的原理示意图。图8是本专利技术经过压接式封装后的等效电路的原理示意图。图9是本专利技术经过压接式封装后简化后的电路原理示意图。图10是本专利技术制造方法的流程示意图。图11是本专利技术制造方法时的状态示意图。图12是本专利技术中进行电测试后好坏原件分布的实例示意图。图13是本专利技术中进行步进式光刻后的器件芯片形成示意图。图例说明：1、器件；2、第一接触层；3、好的元件；4、坏的元件；5、绝缘层；6、光刻胶；7、刻蚀掩膜版；8、好的元件上金属层；9、金属层；10、好的元件接触面；11、坏的元件接触面；12、芯片；101、铜盖；102、铜底；103、第一钼片；104、第二钼片。具体实施方式以下将结合说明书附图和具体实施例对本专利技术做进一步详细说明。如图5和图6所示，本专利技术的大电流碳化硅SBD/JBS功率芯片结构包括好的元件3和坏的元件4，好的元件3、坏的元件4和芯片12在铜盖101和铜底102之间采用压接式封装，铜盖101与好的元件3的金属接触层阳极之间通过第一钼片103扣合，铜底102与好的元件3阴极之间通过第二钼片104扣合完成，从而使好的元件3处于连接状态，达到并联好的元件3的目的。坏的元件4的阳极接触层由于高度远远不够无法和铜盖101连接，使坏的元件4处于断开状态，从而达到隔离坏的元件4的目的。在压接式封装前器件（功率芯片结构）的等效电路图如图7，所有好的元件3和坏的元件4都处于断开状态。在压接式封装后这种功率芯片结构的等效电路图如图8所示，将所有元件并联，而坏的元件4仍然处于断开状态，好的元件3则处于连接状态，实际上只有好的元件本文档来自技高网...

【技术保护点】
一种大电流碳化硅SBD/JBS功率芯片结构，包括好的元件（3）和坏的元件（4），其特征在于，所述好的元件（3）和坏的元件（4）在铜盖（101）和铜底（102）之间采用压接式封装；所述铜盖（101）与好的元件（3）的金属接触层阳极之间通过第一钼片（103）扣合，所述铜底（102）与好的元件（3）阴极之间通过第二钼片（104）扣合完成以使所有好的元件（3）处于并联连接状态。

【技术特征摘要】
1.一种大电流碳化硅SBD/JBS功率芯片结构的制造方法，其特征在于，步骤为：（1）器件的形成及第一接触层制作：在每个器件上形成暴露的第一接触层用于电测试，每个器件上的第一接触层不与其他器件形成任何接触；（2）电测试：利用电测试分析这些暴露出的器件以区分元件的好坏，将通过电测试的元件称为好的元件，其接触面称为好的元件接触面；不能通过电测试的器件称为坏的元件，其接触面称为坏的元件接触面，并且电脑自动记录好的元件接触面和坏的元件接触面的分布，同时将此信息传送至步进式光刻机；（3）金属层的淀积：在器件上淀积金属层使其完全覆盖器件的表面；（4）...

【专利技术属性】
技术研发人员：李诚瞻，吴煜东，刘可安，周正东，史晶晶，杨勇雄，吴佳，蒋华平，赵艳黎，
申请(专利权)人：株洲南车时代电气股份有限公司，
类型：发明
国别省市：