显示单元、驱动电路、驱动方法和电子设备技术

本公开涉及显示单元、驱动电路、驱动方法和电子设备。一种按场序驱动像素的显示单元包括：以行和列的矩阵形式布置的像素电路，以及驱动控制部，驱动控制部使像素电路显示输入图像数据的图像帧，使得图像帧的单个帧作为第一子帧和第二子帧在两个部分中显示。第一和第二子帧由像素电路的不同部分按场序显示。第一子帧由位于格子图案内的像素电路的第一部分显示，而第二子帧由其余像素电路显示。

【技术实现步骤摘要】
显示单元、驱动电路、驱动方法和电子设备
本公开涉及具有电流驱动显示元件的显示单元、用于这种显示单元的驱动电路和包括这种显示单元的电子设备。
技术介绍
在进行图像显示的显示单元的领域中，近年来开发并商品化了一种显示单元（例如，有机EL显示单元），这种显示单元包括作为发光元件的电流驱动光学元件，电流驱动光学元件的发光亮度随着施加的电流值的变化而变化（例如，有机电致发光（EL）元件）。与液晶元件等不同，有机EL元件是一种自发光发光元件，因此，不需要提供光源（背光）。因此，与必须包括光源的液晶显示单元相比，有机EL显示单元具有图像可见性高、功耗低、响应快的特点。包括电流驱动光学元件的这种显示单元具有设为矩阵的像素的显示部，以及用于在显示部的外围驱动显示部的各个电路。特别地，例如，向每个像素提供像素信号的源极驱动电流、选择提供像素信号的像素线的写入扫描电流和向每个像素提供电力的电源扫描电路设于显示部的外围（例如，参见第2010-2796、2010-281993、2009-2522269和2005-228459号日本未决专利申请公开）。在显示单元中，主要从设计的角度来说，显示部外围的边框区域（bezelregion）应减小。例如，第2009-204664号日本未决专利申请公开提出了在水平方向彼此相邻的两个像素共用一条像素信号线（数据线），以减小源极驱动器的电路规模，从而实现较窄边框区域的一种显示单元。
技术实现思路
一般来说，要求对显示单元提高图像质量，因此，在减小边框区域时，如上所述，还应抑制图像质量的下降。需要提供一种能抑制图像质量下降的显示单元、驱动电流、驱动方法和电子设备。根据本公开主题的一个举例说明，显示单元可包括：以包括行和列的矩阵形式布置的多个像素电路，以及驱动控制部，驱动控制部用于使多个像素电路显示与输入图像数据对应的图像帧，使图像帧的指定帧作为第一子帧和第二子帧而显示。进一步，第一子帧可由多个像素电路包括格子图案（checkedpattern，棋盘图案）的部分显示，格子图案每行中每隔一个地包括像素电路和在每列中每隔一个地包括像素电路，使得显示第一子帧的每个像素电路在指定帧周期的前半部分期间开始其显示，第二子帧可由多个像素电路中不显示第一子帧的像素电路显示，使得显示第二子帧的每个像素电路在指定帧周期的后半部分期间开始其显示。显示单元可进一步包括多个写入扫描线和多个信号线。进一步，每个像素电路可包括：显示元件；第一晶体管，用于在对多个写入扫描线中的与第一晶体管连接的一个写入扫描线施加扫描脉冲时对一个信号线上承载的电位进行采样；具有第一端子的电容器，用于保存第一晶体管采样的电位；第二晶体管，用于向显示元件提供驱动电流，驱动电流的大小与电容器的第一端子与电容器的第二端子之间的电压对应。进一步，多个像素电路可分组成像素电路对，使每个像素电路对包括在同一行互相相邻并与多个信号线的同一个连接的两个像素电路。对于每个像素电路对，各个像素电路对中的一个像素电路可显示第一子帧，各个像素电路对中的另一个像素电路可显示第二子帧。进一步，多个写入扫描线可分组成第一组和第二组，对于每个像素电路对，各个像素电路对中包括的显示第一子帧的一个像素电路可与第一组的写入扫描线连接，各个像素电路对中包括的显示第二子帧的另一个像素电路可与第二组的写入扫描线连接。进一步，对于每行的像素电路，位于该行的偶数列位置的像素电路可分别与多个写入扫描线中的同一个互相连接，位于该行的奇数列位置的像素电路可分别与多个写入扫描线中的同一个（不同于所述多个写入扫面线中的与位于该行的偶数列位置的像素电路连接的那个写入扫描线）互相连接。进一步，对于指定列（givencolumn，特定列）的像素电路，位于指定列的偶数行位置的像素电路可与第一组的写入扫描线连接，位于该列的奇数行位置的像素电路可与第二组的写入扫描线连接。进一步，多个像素电路可用于在驱动控制部的控制下进行阈值校正操作，以将多个像素电路中各个像素电路的第二晶体管的阈值电压存储在多个像素电路中的各个像素电路的电容器中。进一步，驱动控制部可用于通过在与指定像素电路连接的信号线上可承载基准电位时，以及可在对指定像素电路的第二晶体管施加驱动电压时使指定像素电路的第一晶体管处于导通状态，从而使多个像素电路的指定像素电路进行阈值校正操作。进一步，阈值校正操作可对所述多个像素电路中布置在同一行的所有像素电路同时进行。根据本公开主题的另一个举例说明，显示单元可包括多个写入扫描线、多个信号线、以及以包括行和列的矩阵形式布置的多个像素电路。多个像素电路可分组成像素电路对，使得每个像素电路对包括可在同一行互相相邻并可与多个信号线的同一个连接的两个像素电路，并且对于每个像素电路对，像素电路对中包括的一个像素电路可与多个写入扫描线中的一个写入扫描线连接，像素电路对中包括的另一个像素电路可与多个写入扫描线中的另一个写入扫描线连接。进一步，每个像素电路可包括：显示元件；第一晶体管，用于在可对可与第一晶体管连接的一条写入扫描线施加扫描脉冲时对一条信号线上承载的电位进行采样；具有第一端子的电容器，用于保存第一晶体管采样的电位；第二晶体管，用于向显示元件提供驱动电流，驱动电流的大小与电容器的第一端子与电容器的第二端子之间的电压对应。进一步，显示单元可包括驱动控制部，用于使多个像素电路显示与输入图像数据对应的图像帧，使得图像帧的指定帧可作为第一子帧和第二子帧而显示。多个写入扫描线可分组成第一组和第二组，使得，对于每个像素电路对，各个像素电路对中包括的一个像素电路可与第一组的写入扫描线连接，各个像素电路对中包括的另一个像素电路可与第二组的写入扫描线连接。第一子帧可由多个像素电路中与第一组扫描线连接的像素电路显示，使显示第一子帧的每个像素电路在指定帧周期的前半部分期间开始其显示，第二子帧可由多个像素电路中与第二组扫描线连接的像素电路显示，使显示第二子帧的每个像素电路在指定帧周期的后半部分期间开始其显示。进一步，对于每行的像素电路，位于该行的偶数列位置的像素电路可分别与多个写入扫描线中的同一个互相连接，位于该行的奇数列位置的像素电路可分别与多个写入扫描线中的同一个（可不同于多个写入扫面线中的可与位于该行的偶数列位置的像素电路连接的那个写入扫描线）互相连接。进一步，对于多个像素电路的指定列，位于指定列的偶数行位置的像素电路可与第一组的写入扫描线连接，位于该列的奇数行位置的像素电路可与第二组的写入扫描线连接。进一步，多个像素电路可用于在驱动控制部的控制下进行阈值校正操作，以将多个像素电路中的各个像素电路的第二晶体管的阈值电压存储在多个像素电路中的各个像素电路的电容器中。进一步，驱动控制部可用于通过在与指定像素电路连接的信号线上可承载基准电位时，以及可在对指定像素电路的第二晶体管施加驱动电压时使指定像素电路的第一晶体管处于导通状态，从而使多个像素电路的指定像素电路进行阈值校正操作。进一步，阈值校正操作可对多个像素电路中布置在同一行的所有像素电路同时进行。进一步，驱动控制部可用于使多个像素电路显示与输入图像数据对应的图像帧，使图像帧的指定帧可作为第一子帧和第二子帧而在指定帧周期内显示。在信号线上可承载与第一子帧对应的视频信号电位的指定帧周期的前本文档来自技高网...

【技术保护点】
一种显示单元，包括：多个像素电路，以包括行和列的矩阵形式布置；以及驱动控制部，被配置为使所述多个像素电路显示与输入图像数据对应的图像帧使得所述图像帧的指定帧作为第一子帧和第二子帧而显示，其中，所述第一子帧由所述多个像素电路的格子图案构成的部分显示，使得显示第一子帧的每个像素电路在指定帧周期的前半部分期间开始其显示，所述格子图案包括每行中每隔一个的像素电路和在每列中每隔一个的像素电路，并且所述第二子帧由所述多个像素电路中不显示所述第一子帧的像素电路显示，使得显示所述第二子帧的每个像素电路在所述指定帧周期的后半部分期间开始其显示。

【技术特征摘要】
2012.07.31 JP 2012-1704861.一种显示单元，包括：多个写入扫描线；多个像素电路，以包括行和列的矩阵形式布置；以及驱动控制部，被配置为使所述多个像素电路显示与输入图像数据对应的图像帧使得所述图像帧的指定帧作为第一子帧和第二子帧而显示，其中，所述第一子帧由所述多个像素电路的格子图案构成的部分显示，使得显示第一子帧的每个像素电路在指定帧周期的前半部分期间开始其显示，所述格子图案包括每行中每隔一个的像素电路和在每列中每隔一个的像素电路，并且所述第二子帧由所述多个像素电路中不显示所述第一子帧的像素电路显示，使得显示所述第二子帧的每个像素电路在所述指定帧周期的后半部分期间开始其显示，其中，所述多个像素电路被分组为像素电路对，使得每个像素电路对包括在同一行彼此相邻并且与所述多个信号线中的同一个信号线连接的两个像素电路，并且对于每个像素电路对，各个像素电路对中的一个像素电路显示第一子帧，而各个像素电路对中的另一个像素电路显示第二子帧，其中，所述多个写入扫描线被分组为第一组和第二组，其中，对于每个所述像素电路对，各个像素电路对中包括的显示所述第一子帧的所述一个像素电路与所述第一组的写入扫描线连接，各个像素电路对中包括的显示所述第二子帧的所述另一个像素电路与所述第二组的写入扫描线连接。2.根据权利要求1所述的显示单元，进一步包括：多个信号线，其中，所述多个像素电路中的每一个包括：显示元件，第一晶体管，被配置为在对所述多个写入扫描线中的一个扫描线施加扫描脉冲时对所述多个信号线中的与所述第一晶体管连接的一个扫描线上承载的电位进行采样，具有第一端子的电容器，被配置为保持由所述第一晶体管采样的电位，以及第二晶体管，被配置为向所述显示元件提供驱动电流，所述驱动电流的大小与所述电容器的所述第一端子与所述电容器的第二端子之间的电压对应。3.根据权利要求1所述的显示单元，其中，对于所述多个像素电路的每行，位于该行的偶数列位置的像素电路各自与所述多个写入扫描线中的同一个写入扫描线彼此连接，并且位于该行的奇数列位置的像素电路各自与所述多个写入扫描线中的，不同于所述多个写入扫面线中的与位于该行的偶数列位置的像素电路连接的那个写入扫描线的，同一个写入扫描线彼此连接。4.根据权利要求3所述的显示单元，其中，对于所述多个像素电路中的指定列，位于所述指定列的偶数行位置的像素电路与所述第一组的写入扫描线连接，并且位于所述指定列的奇数行位置的像素电路与所述第二组的写入扫描线连接。5.根据权利要求2所述的显示单元，其中，所述多个像素电路被配置为在所述驱动控制部的控制下进行阈值校正操作，所述阈值校正操作导致将所述多个像素电路中的各个像素电路的所述第二晶体管的阈值电压存储在所述多个像素电路中的各个像素电路的电容器中。6.根据权利要求5所述的显示单元，其中，所述驱动控制部被配置为通过在基准电位被承载于与指定像素电路连接的所述信号线上时以及在驱动电压被施加给所述指定像素电路的所述第二晶体管时使所述指定像素电路的所述第一晶体管处于导通状态，从而使所述多个像素电路的所述指定像素电路进行所述阈值校正操作。7.根据权利要求6所述的显示单元，其中，所述阈值校正操作对所述多个像素电路中被布置在同一行的所有像素电路同时进行。8.一种显示单元，包括：多个写入扫描线；多个信号线；以及多个像素电路，以包括行和列的矩阵形式布置，其中，所述多个像素电路被分组为像素电路对，使得每个像素电路对包括在同一行彼此相邻并且与所述多个信号线中的同一个信号线连接的两个像素电路，以及驱动控制部，被配置为使所述多个像素电路显示与输入图像数据对应的图像帧使得所述图像帧的指定帧作为第一子帧和第二子帧而显示，所述多个写入扫描线被分组成第一组和第二组，使得对于每个所述...

【专利技术属性】
技术研发人员：甚田诚一郎，汤本昭，关毅裕，
申请(专利权)人：索尼公司，
类型：发明
国别省市：