实时时钟模块测试装置制造方法及图纸

本发明专利技术提供一种实时时钟模块测试装置。该装置包括：测试时钟源和实时时钟模块，所述实时时钟模块包括进位输出端依次连接的秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器，所述秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接。本发明专利技术提供的实时时钟模块测试装置通过以上方式可以把每一个计数器的每一位都测试到，同时测试时间有了大幅的减少，可提高测试效率，并通过减少测试时间来降低测试成本。

【技术实现步骤摘要】
实时时钟模块测试装置
本专利技术涉及芯片测试技术，尤其涉及一种实时时钟模块测试装置。
技术介绍
实时时钟(Real-Time Clock,以下简称:RTC)模块作为外设集成在芯片产品内，其功能主要为计时、时钟、日历、闹钟等。该模块内含年、月、星期、日、时、分、秒等多个计数器，各自对应一个寄存器。这些计数器以外部提供的一个精准时钟源作为基准进行计数。其中秒计数器每秒钟自动加1，当其计到60时进行进位，即秒计数器归零同时分计数器加I。其余计数器对应的寄存器均会以相同原理进行进位、计数，以此实现该模块的各种功能。对RTC模块的功能测试主要是测试该RTC模块的计数和进位功能是否正常。图1为现有RTC模块测试装置的结构示意图，如图1所示，该测试装置是将时钟源的脉冲输入到RTC模块，先由RTC模块中的秒计数器对时钟脉冲进行计数，当其计到60时进行进位，即秒计数器归零同时RTC模块中的分计数器加I并开始计数；当分钟计数器计到61时进行进位，即分钟计数器归零同时RTC模块中的小时计数器加I并开始计数，以此类推，随后完成小时、日、星期或月、年各计数器的逐级计数及进位，其中星期和月都是根据日计数器的进位而加I的。若按照各对应计数器完成逐级进位及计数，则完成到年计数器的测试，测试人员至少得等上一年时间。尽管现有技术可提供一个频率较高的时钟源，使RTC模块的各计数器尽可能快地从O开始一直计数到年计数器溢出一次结束。但是，无论时钟源的频率怎么改变，分钟计数器永远比秒计数器慢，而小时计数器永远要比分钟计数器要慢，以此类推。当使用外部时钟源频率为I秒计一个时钟脉冲的情况下，RTC模块从第I秒起到第100年的计数，整个过程仍需要三十几亿个时钟才能测试完成；即使使用频率为50MHz的时钟源进行测试，整个过程还是会超过I分钟，测试时间仍然过长。
技术实现思路
针对现有技术的上述缺陷，本专利技术提供一种实时时钟模块测试装置，用以提高测试效率。本专利技术提供一种实时时钟模块测试装置，包括:测试时钟源和实时时钟模块，所述实时时钟模块包括进位输出端依次连接的秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器，秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接。优选的，所述秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器的时钟输入端均与所述测试时钟源连接。进一步的，所述实时时钟模块还包括星期计数器，所述星期计数器的时钟输入端与所述测试时钟源连接；所述星期计数器与所述日计数器的进位输出端连接。所述实时时钟模块测试装置的各计数器为可编程计数器。所述各计数器的起始计数值为任意设定值。可选的，所述测试时钟源为系统时钟源。所述测试时钟源为32768Hz晶体晶振产生的时钟源。可选的，所述测试时钟源为测试机台或信号发生器产生的时钟源。所述测试时钟源的振荡频率为兆赫兹数量级。本专利技术提供的实时时钟模块测试装置，通过将秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接进行测试，使并行的至少两个计数器可同步开始进行计数，即每输入一个时钟脉冲，所述并行的至少两个计数器都同时加1，等计到各计数器的预设值，继续给其上一级计数器进位并计数。通过给包括秒计数器在内的至少两个计数器并行输入测试时钟源，使其同步开始测试并逐级进位进行计数测试，可以把每一个计数器的每一位都测试到，同时测试时间有了大幅的减少，可提高测试效率,并通过减少测试时间来降低测试成本。【附图说明】图1为现有RTC模块测试装置的结构示意图；图2为本专利技术RTC模块测试装置实施例一的结构示意图；图3为本专利技术RTC模块测试装置实施例二的结构示意图；图4为本专利技术RTC模块测试装置实施例三的结构示意图；图5为本专利技术RTC模块测试装置实施例四的结构示意图；图6为本专利技术RTC模块测试装置实施例五的结构示意图；图7为本专利技术RTC模块测试装置实施例六的结构示意图。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2为本专利技术RTC模块测试装置实施例一的结构示意图，如图2所示，该装置包括:测试时钟源100和RTC模块200，所述RTC模块200包括进位输出端依次连接的秒计数器201、分钟计数器202、小时计数器203、日计数器204、月计数器205和年计数器206，秒计数器201的时钟输入端以及年计数器的时钟输入端均与测试时钟源100连接。RTC模块的测试原理是:将测试时钟源输入该测试装置，并使待测功能启动，然后在待测功能运行结束后校验其运行结果。若运行结果与理论值一致，说明该功能通过测试，工作正常；反之若运行结果与理论值有差异，则说明该功能未通过测试，存在问题。其中测试时钟源一方面可为一般系统时钟源，该系统时钟源为32768Hz晶体晶振产生的时钟。另一方面，测试时钟源也可由测试机台或信号发生器等测试设备产生，该测试时钟源的频率是可控的，而实现这一可控性的前提是该测试时钟源由测试人员通过相关设备代替晶振来产生时钟信号，该测试时钟源的可选频率范围是由被测芯片和测试设备两方面的限制来决定的，并不限于以下实施例所列举的频率，对测试时钟源的要求是频率越快越好，频率越快，测试时间越短。测试人员可在可选频率范围内任意进行选择，优选兆赫兹数量级的，例如若可选频率范围包括50MHz，即可选用50MHz频率的测试时钟源输入RTC模块进行测试。一般中低端测试机台则可选适用的较低的运行频率的测试时钟源。同样测试周期也不限于以下实施例所选用的范围。同时，上述RTC模块测试装置中的各计数器为可编程计数器，可以通过编程设定各计数器计数的起始计数值，以使其起止计数时间可调。优选的,测试周期选100年,测试时钟源100的频率可以设为50MHz。测试时钟源100同时连接到RTC模块200的秒计数器201和年计数器206，同时秒计数器201的进位输出端连接分钟计数器202，其余分钟计数器202、小时计数器203、日计数器204、月计数器205各计数器的进位输出端依次连接，最后月计数器205的进位输出端和年计数器206连接。在进行测试时，秒计数器201和年计数器206各计一个脉冲同步开始自动加1，当秒计数器201计到60时进行进位，即秒计数器201归零，同时分钟计数器202加1，接着分钟计数器202、小时计数器203、日计数器204、月计数器205各计数器进行逐级计数和进位，各计数器对应的寄存器均会以相同原理进行进位、计数，当年计数器206计到100再加上月计数器205的进位数后测试过程结束。通过读取各寄存器对应的各计数器的实际计数值，并和理论值比较，如果一致，说明RTC模块200工作正常，反之，则有问题。本专利技术实施例一的RTC模块测试装置对现有RTC模块的串行测试模式进行改进，改变了现有测试装置将测试时钟源单独输入秒计数器，其它计数器须依次等待下一级计数器的进位才开始计数，最终完成整个测试过程的测试模式，本专利技术通过将本文档来自技高网...

【技术保护点】
一种实时时钟模块测试装置，其特征在于，包括：测试时钟源和实时时钟模块，所述实时时钟模块包括进位输出端依次连接的秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器，所述秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接。

【技术特征摘要】
1.一种实时时钟模块测试装置，其特征在于，包括:测试时钟源和实时时钟模块，所述实时时钟模块包括进位输出端依次连接的秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器，所述秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接。2.根据权利要求1所述的装置，其特征在于，所述秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器的时钟输入端均与所述测试时钟源连接。3.根据权利要求1所述的装置，其特征在于，所述实时时钟模块还包括星期计数器，所述星期计数器的时钟输入端与所述测试时钟源连接；所述星期计数器与所...

【专利技术属性】
技术研发人员：沃良珉，谷志坤，陈光胜，史卫东，
申请(专利权)人：上海海尔集成电路有限公司，
类型：发明
国别省市：