一种FPGA片上DLL电源制造技术

本实用新型专利技术公开一种FPGA片上DLL电源，包括依次连接的参考电压电路、单位增益缓冲器、低通滤波器和稳压器；参考电压电路用于提供1.2V和1.8V的双基准电压，单级增益缓冲器用于提高基准电压的输出反馈驱动和交流电压增益，低通滤波器用于去除基准电压的高频分量，稳定电源电压，稳压器为DLL的延迟反向器提供2V的电源，并提供反馈补偿。本实用新型专利技术能够降低FPGA芯片内DLL在运行过程中的动态开关功耗，从而提高FPGA芯片工作的稳定性和可靠性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
—种FPGA片上DLL电源
本技术涉及微电子领域，尤其涉及一种FPGA片上DLL电源。
技术介绍
集成电路的功耗问题是一个热量问题。所以一切和热量有关的问题，都可能导致芯片功耗的变化。但是在自然环境中，热问题又是一个最为普遍的现象。对于半导体集成电路，这些问题也是同样存在的。自然界的能量总是在不停的转化，芯片通电之后，很多电能要转化为热能。对于规模比较小的芯片，这种转化过来的能量不会对芯片造成致命的伤害。但是对于规模庞大的芯片，比如CPU、GPU、FPGA，出现功耗过大的问题是不可避免的，并且巨大的热量会对芯片造成严重的，不可恢复的破坏。而且，半导体工艺技术的不断进步，芯片特征尺寸的不断减小，不断的提高芯片的速度不再是一个好的选择，人们需要一些能效比较高的电路和工艺技术，来保持半导体行业的快速发展。功耗问题在FPGA中是一个可靠性的设计，电源的消耗量依赖于内部逻辑的转变数量和适当的工作时钟频率。芯片规模增加，电源的消耗量也增加。一个普通的大规模高速的FPGA芯片设计要求有几个安培的电源电流。没有一个精确的热量分析，热量的增加容易超过允许的最大结温，给芯片造成不可恢复的破坏。功本文档来自技高网...

【技术保护点】
一种FPGA片上DLL电源，其特征在于：包括依次连接的参考电压电路、单位增益缓冲器、低通滤波器和稳压器；所述参考电压电路用于提供1.2V和1.8V的双基准电压，所述单位增益缓冲器用于提高基准电压的输出反馈驱动和交流电压增益，所述低通滤波器用于去除基准电压的高频分量，稳定电源电压，所述稳压器为DLL的延迟反向器提供2V的电源，并提供反馈补偿。

【技术特征摘要】
1.一种FPGA片上DLL电源，其特征在于:包括依次连接的参考电压电路、单位增益缓冲器、低通滤波器和稳压器；所述参考电压电路用于提供1.2V和1.8V的双基准电压，所述单位增益缓冲器用于提高基准电压的输出反馈驱动和交流电压增益，所述低通滤波器用于去除基准电压的高频分量，稳定电源电压，所述稳压器为DLL的延迟反向器提供2V的电源，并提供反馈补偿。2.根据权利要求1所述的FPGA片上DLL电源，其特征在于:还包括外部输入信号CTLl、CTL3、GHIGH_B、SRAM2 ;所述CTLl、CTL3来自FPGA芯片的配置电路的CTL寄存器，GHIGH_B信号是全局置高信号，低电平有效，可以被配置电路CMD寄存器控制，在正常情况下保持高电平，SRAM2来自FPGA芯片的配置点。3.根据权利要求2所述的FPGA片上DLL电源，其特征在于:所述参考电压电路以带隙基准源为核心组成，利用芯片的全局电源中输入的2.5V电压和PNP晶体管的带隙特性产生稳定的1.2V基准电压。4.根据权利要求2所述的FPGA片上DLL电源，其特征在于:所述稳压器为带有反馈和补偿功能的直流电源。5.根据权利要求3所述的FPGA片上DLL电源，其特征在于:所述参考电压电路包括八个 PMOS 管 P1、P2、P3、P4、P5、P6、P7、P8，五个 NMOS 管 N1、N2、N3、N4、N5,三个 PNP 管 PNPl、PNP2、PNP3, 二个电阻RU R2，电容Cl,三个反相器INVU INV2、INV3 ;外部输入信号CTLl与PMOS管P1、P3、NMOS管NI的栅极、反相器INV3的输入端连接，PMOS管Pl的漏极连接与卩]\?)3管？2、？4、？6、？7、？8、匪03管吧的栅极、PMOS管P2、P7的漏极、NMOS管N5的源极连接，PMOS管P3的漏极与PMOS管P4的漏极、NMOS管NI的源极、反相器INVl的输入端连接，NMOS管NI的漏极连接NMOS管N2的源极，反相器INVl的输出端连接反相器INV2的输入端，反相器INV2的输出端连接PMOS管P5的栅极，反相器INV3的输出端连接NMOS管N3的栅极，PMOS管P5的漏极与NMOS管N3、N4的源极、NMOS管N5的栅极、PMOS管P6的漏极连接，NMOS管N4的漏极连接 PNP管PNPl的发射极，NMOS管N5的漏极连接电阻Rl的一端，电阻Rl的另一端连接PNP管PNP2的发射极，PMOS管P8的漏极输出基准电压Vref并连接电阻R2的一端，电阻R2的另一端连接PNP管PNP3的发射极，PMOS管PU P2、P3、P4、P5、P6、P7、P8的源极均连接电源VDD，NM0S管N2、N3的漏极、PNP管PNP1、PNP2、PNP3的基极和集电极均连接电源地，电容Cl连接在基准电压Vref与电源地之间。6.根据权利要求5所述的FPGA片上DLL电源，其特征在于:所述电阻Rl为1.6K Ω至2.4K Ω，所述电阻R2为1.6K Ω至2.4K Ω，所述电容Cl为NMOS管电容，其栅极连接基准电压Vref、源极和漏极接电源地。7.根据权利要求2所述的FPGA片上DLL电源，其特征在于:所述单位增益缓冲器包括二个 PMOS 管 P11、P1...

【专利技术属性】
技术研发人员：何弢，
申请(专利权)人：成都鸿芯纪元科技有限公司，
类型：实用新型
国别省市：