处理器的处理方法和装置制造方法及图纸

本发明专利技术提供一种处理器的处理方法和装置，该方法包括：获取每个CPU的当前负载数据，并从每个CPU的当前负载数据中获取第一负载数据，第一负载数据大于当前负载数据中除第一负载数据的其他当前负载数据；根据第一负载数据以及预先配置的CPU的处理策略，对每个CPU进行动态调频和/或调压处理；获取DDRC的数据负载和指令负载，并根据数据负载、指令负载以及预先配置的DDRC的处理策略，对DDRC进行动态调频和/或调压处理。

Method and apparatus for processing a processor

The present invention provides a method and apparatus for processing processor, the method includes: the current load data for each CPU, and obtain the first load data from the current load data of each CPU, the first load data is greater than the current load except the first load other current load data in the data; according to the first load data and processing strategy in advance the configuration of the CPU, the dynamic frequency and / or voltage processing of each CPU; to obtain DDRC data load and load instruction, according to the data of load, load instructions and pre configured DDRC processing strategy, dynamic frequency and / or voltage regulation for processing DDRC.

【技术实现步骤摘要】
处理器的处理方法和装置
本专利技术涉及通信技术，尤其涉及一种处理器的处理方法和装置。
技术介绍
现有技术中，动态调频调压(DynamicVoltage Frequency Scaling ;简称:DVFS)是指根据芯片负载的情况，自适应地调节该芯片运行时的电压和频率。例如:在处理器的负载低的阶段，调低电压和频率以降低功耗；在处理器的负载高的阶段，调高电压和频率以提高性能。目前，处理器进行DVFS的主要方式为:处理器的各架构事件经由推入总线机制被链接在一起，其中，架构事件可以为:中央处理器(Central Processing Unit ;简称:CPU)、高速缓存或者双数据内存控制器(Dual Data RAM Controller ;简称:DDRC)。然后由推入总线收集各个架构事件的监控数据，并将该些监控数据发送给功率控制单元，以使得功率控制单元根据所有的监控数据，获取该处理器的负载情况。最后，根据该处理器的负载情况，对处理器进行DVFS。但是，由于所有架构事件的监控数据均是串行给功率控制单元的，且只有在获取所有架构事件的监控数据后，才能对处理器进行DVFS，因此，造成对处理器进行DVFS的效率不高。
技术实现思路
本专利技术提供一种处理器的处理方法和装置，用于解决现有技术中处理器进行DVFS的效率不高的问题。本专利技术的第一方面是提供一种处理器的处理方法，包括:获取每个CPU的当前负载数据，并从所述每个CPU的当前负载数据中获取第一负载数据，所述第一负载数据大于所述当前负载数据中除所述第一负载数据的其他当前负载数据；根据所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理；获取DDRC的数据负载和指令负载，并根据所述数据负载、指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理。在第一方面的第一种可能的实现方式中，所述获取每个CPU的当前负载数据，包括:对于所述每个CPU，分别采集所述CPU的当前数据流和指令流对应的计数器的值，并根据所述CPU的当前数据流和指令流对应的计数器的值，获取所述CPU的当前负载数据；其中，所述当前负载数据包括指令发射数量和数据访问请求的数量。结合第一方面或第一方面的第一种可能实现方式，在第一方面的第二种可能的实现方式中，所述根据所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理，包括:从所述CPU的处理策略中，获取与所述第一负载数据对应的第一上限；在所述第一负载数据大于所述第一上限时，将第一上限次数加I ;在所述第一上限次数大于或等于所述CPU的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述每个CPU的频率；和/或，在所述第一上限次数大于或等于所述CPU的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述每个CPU的电压。结合第一方面的第二种可能实现方式，在第一方面的第三种可能的实现方式中，还包括:在所述第一上限次数大于或等于所述CPU的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述高速缓存的频率；和/或，在所述第一上限次数大于或等于所述CPU的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述高速缓存的电压。结合第一方面的第二种可能实现方式，在第一方面的第四种可能的实现方式中，还包括:在所述第一负载数据小于或等于所述第一上限时，从所述CPU的处理策略中，获取与所述第一负载数据对应的第一下限；在所述第一负载数据小于所述第一下限时，将第一下限次数加I ;在所述第一下限次数大于或等于所述CPU的处理策略中的向下频点对应的持续次数时，根据所述向下频点，降低所述每个CPU的频率；和/或，在所述第一下限次数大于或等于所述CPU的处理策略中的向下压值对应的持续次数时，根据所述向下压值，降低所述每个CPU的电压。结合第一方面的第四种可能实现方式，在第一方面的第五种可能的实现方式中，还包括:在所述第一下限次数大于或等于所述CPU的处理策略中的向下频点对应的持续次数时，根据所述向下频点，降低高速缓存的频率；和/或，在所述第一下限次数大于或等于所述CPU的处理策略中的向下压值对应的持续次数时，根据所述向下压值，降低所述高速缓存的电压。结合第一方面，在第一方面的第六种可能的实现方式中，所述根据所述数据负载、指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理，包括:从所述DDRC的处理策略中，获取与所述数据负载对应的第二上限；在所述数据负载大于所述第二上限时，将第二上限次数加I ;在所述第二上限次数大于或等于所述DDRC的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述DDRC的频率；和/或，在所述第二上限次数大于或等于所述DDRC的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述DDRC的电压。结合第一方面的第六种可能实现方式，在第一方面的第七种可能的实现方式中，还包括:在所述数据负载小于或等于所述第二上限时，从所述DDRC的处理策略中，获取与所述指令负载对应的第三上限；在所述指令负载大于所述第三上限时，将所述第二上限次数加I ;在所述第二上限次数大于或等于所述DDRC的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述DDRC的频率；和/或，在所述第二上限次数大于或等于所述DDRC的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述DDRC的电压。结合第一方面的第七种可能实现方式，在第一方面的第八种可能的实现方式中，还包括:在所述指令负载小于或等于所述第三上限时，从所述DDRC的处理策略中，获取与所述数据负载对应的第二下限；在所述数据负载小于或等于所述第二下限时，从所述DDRC的处理策略中，获取与所述指令负载对应的第三下限；在所述指令负载小于所述第三下限时，将第二下限次数加I ;在所述第二下限次数大于或等于所述DDRC的处理策略中的向下频点对应的持续次数时，根据所述向下频点，降低所述DDRC的频率；和/或，在所述第二下限次数大于或等于所述DDRC的处理策略中的向下压值对应的持续次数时，根据所述向下压值，降低所述DDRC的电压。本专利技术的第二方面是提供一种处理器的处理装置，包括:获取模块，用于获取每个CPU的当前负载数据，并从所述每个CPU的当前负载数据中获取第一负载数据，所述第一负载数据大于所述当前负载数据中除所述第一负载数据的其他当前负载数据；CPU处理模块，用于根据所述获取模块获取到的所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理；所述获取模块还用于获取DDRC的数据负载和指令负载；DDRC处理模块，用于根据所述获取模块获取到的所述数据负载和指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理。在第二方面的第一种可能的实现方式中，所述获取模块具体用于对于所述每个CPU,分别采集所述CPU的当前数据流和指令流对应的计数器的值，并根据所述CPU的当前数据流和指令流对应的计数器的值，获取所述CPU的当前负载数据；其中，所述当前负载数据包括指令发射数量和数本文档来自技高网...

【技术保护点】
一种处理器的处理方法，其特征在于，包括：获取每个CPU的当前负载数据，并从所述每个CPU的当前负载数据中获取第一负载数据，所述第一负载数据大于所述当前负载数据中除所述第一负载数据的其他当前负载数据；根据所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理；获取DDRC的数据负载和指令负载，并根据所述数据负载、指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理。

【技术特征摘要】
1.一种处理器的处理方法，其特征在于，包括: 获取每个CPU的当前负载数据，并从所述每个CPU的当前负载数据中获取第一负载数据，所述第一负载数据大于所述当前负载数据中除所述第一负载数据的其他当前负载数据； 根据所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理； 获取DDRC的数据负载和指令负载，并根据所述数据负载、指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理。2.根据权利要求1所述的处理器的处理方法，其特征在于，所述获取每个CPU的当前负载数据，包括: 对于所述每个CPU，分别采集所述CPU的当前数据流和指令流对应的计数器的值，并根据所述CPU的当前数据流和指令流对应的计数器的值，获取所述CPU的当前负载数据； 其中，所述当前负载数据包括指令发射数量和数据访问请求的数量。3.根据权利要求1或2所述的处理器的处理方法，其特征在于，所述根据所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理，包括: 从所述CPU的处理策略中，获取与所述第一负载数据对应的第一上限； 在所述第一负载数据大于所述第一上限时，将第一上限次数加I; 在所述第一上限次数大于或等于所述CPU的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述每个CPU的频率；和/或，在所述第一上限次数大于或等于所述CPU的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述每个CPU的电压。4.根据权利要求3所述的处理器的处理方法，其特征在于，还包括: 在所述第一上限次数大于或等于所述CPU的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述高速缓存的频率；和/或，在所述第一上限次数大于或等于所述CPU的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述高速缓存的电压。5.根据权利要求3所述的处理器的处理方法，其特征在于，还包括: 在所述第一负载数据小于或等于所述第一上限时，从所述CPU的处理策略中，获取与所述第一负载数据对应的第一下限； 在所述第一负载数据小于所述第一下限时，将第一下限次数加I; 在所述第一下限次数大于或等于所述CPU的处理策略中的向下频点对应的持续次数时，根据所述向下频点，降低所述每个CPU的频率；和/或，在所述第一下限次数大于或等于所述CPU的处理策略中的向下压值对应的持续次数时，根据所述向下压值，降低所述每个CPU的电压。6.根据权利要求5所述的处理器的处理方法，其特征在于，还包括: 在所述第一下限次数大于或等于所述CPU的处理策略中的向下频点对应的持续次数时，根据所述向下频点，降低高速缓存的频率；和/或，在所述第一下限次数大于或等于所述CPU的处理策略中的向下压值对应的持续次数时，根据所述向下压值，降低所述高速缓存的电压。7.根据权利要求1所述的处理器的处理方法，其特征在于，所述根据所述数据负载、指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理，包括: 从所述DDRC的处理策略中，获取与所述数据负载对应的第二上限； 在所述数据负载大于所述第二上限时，将第二上限次数加I ; 在所述第二上限次数大于或等于所述DDRC的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述DDRC的频率；和/或，在所述第二上限次数大于或等于所述DDRC的处理策略中的向上压值对应的持续次数时，根据所述向上压值，提高所述DDRC的电压。8.根据权利要求7所述的处理器的处理方法，其特征在于，还包括: 在所述数据负载小于或等于所述第二上限时，从所述DDRC的处理策略中，获取与所述指令负载对应的第三上限； 在所述指令负载大于所述第三上限时，将所述第二上限次数加I ; 在所述第二上限次数大于或等于所述DDRC的处理策略中的向上频点对应的持续次数时，根据所述向上频点，提高所述DDRC的频率；和/或，在所述第二上限次数大于或等于所述DDRC的处理策略中的向 上压值对应的持续次数时，根据所述向上压值，提高所述DDRC的电压。9.根据权利要求8所述的处理器的处理方法，其特征在于，还包括: 在所述指令负载小于或等于所述第三上限时，从所述DDRC的处理策略中，获取与所述数据负载对应的第二下限； 在所述数据负载小于或等于所述第二下限时，从所述DDRC的处理策略中，获取与所述指令负载对应的第三下限； 在所述指令负载小于所述第三下限时，将第二下限次数加I ; 在所述第二下限次数大于或等于所述DDRC的处理策略中的向下频点对应的持续次数时，根据所述向下频点，降低所述DDRC的频率；和/或，在所述第二下限次数大于或等于所述DDRC的处理策略中的向下压值对应的持续次数时，根据所述向下压值，降低所述DDRC的电压。10.一种处理器的处理装置，其特征在于，包括: 获取模块，用于获取每个CPU的当前负载数据，并从所述每个CPU的当前负载数据中获取第一负载数据，所述第一负载数据大于所述当前负载数据中除所述第一负载数据的其他当前负载数据； CPU处理模块，用于根据所述获取模块获取到的所述第一负载数据以及预先配置的CPU的处理策略，对所述每个CPU进行动态调频和/或调压处理； 所述获取模块还用于获取DDRC的数据负载和指令负载； DDRC处理模块，用于根据所述获取模块获取到的所述数据负载和指令负载以及预先配置的DDRC的处理策略，对所述DDRC进行动态调频和/或调压处理。11.根据权利要求10所述的处理器的处理装置，其特征在于，所述获取模块具体用于对于所述每个CPU，分别采集所述CPU的当前数据流和指令流对应的计数器的值，并根据所述CPU的当前数据流和指令流对应的计数器的值，获取所述CPU的当前负载数据； 其中，所述当前负载数据包括指令发射数量和数据访问请求的数量。12.根据权利要求10或11所述的处理器的处理装置，其特征在于，所述CPU处理模块包括: 上限获取单元，用于从所述CPU的处理策略中，获取与所述第一负载数据对应的第一上限； 判断单元，用于判断所述第一负载数据是否大于所述上限...

【专利技术属性】
技术研发人员：郭献成，李阳，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：