一种可动态配置RAM资源池的多通道芯片制造技术

本发明专利技术公开了一种可动态配置RAM资源池的多通道芯片，包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口RAM资源模块，双口RAM资源模块中包括多个双口存储器。使用本芯片，可以在资源相同的情况下，增加可实现的通信通道数，增加芯片使用的灵活性，减少资源的浪费。也可以做到在针对制定的通道数量与使用情况，能够利用最少的RAM资源来实现芯片功能。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种可动态配置RAM资源池的多通道芯片，包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口RAM资源模块，双口RAM资源模块中包括多个双口存储器。使用本芯片，可以在资源相同的情况下，增加可实现的通信通道数，增加芯片使用的灵活性，减少资源的浪费。也可以做到在针对制定的通道数量与使用情况，能够利用最少的RAM资源来实现芯片功能。【专利说明】—种可动态配置RAM资源池的多通道芯片
本专利技术涉及一种数字芯片设计技术，尤其涉及一种可动态配置RAM资源池的多通道芯片，可根据使用要求动态配置逻辑资源给各数据发送/接收通道。
技术介绍
在数字通讯领域中，多通道芯片应用广泛(如OTN、SDH、UART等)，在此类芯片的实际使用过程中，常常存在只使用某路通道的发送端或接收端功能的单向通信方式，此时同一个通道的另一个方向没有被利用。传统上，此类芯片的设计方式为，对于N个通道，每个通道都有其专属的发送端/接收端存储器资源，这种结构如图1所示。这种结构虽然设计简单，但是对于上述并非所有通道的双向通信方式都被使用的实际使用方式，存在着较大的RAM资源浪费。尤其是对于芯片而言，RAM的面积是非常大的，闲置不用的RAM增加了芯片的生产成本。为了解决此类问题，需要改变通用的芯片设计架构，争取将闲置不用的RAM资源利用起来，减少资源的浪费。
技术实现思路
本专利技术的目的是设计一种新型的可将RAM资源进行动态配置的多通道通信芯片。该芯片在RAM资源数目一定的情况下，能够实现最多通道数的通信协议发送/接收功能，并实现RAM资源的动态可配置，适应不同用户的多种通信需求。本专利技术将芯片内部的所有RAM作为一个资源池，通过芯片内部的资源池配置寄存器模块，为每一个通信通道配置RAM资源。本专利技术的技术方案为；一种可动态配置RAM资源池的多通道芯片，包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口 RAM资源模块，双口 RAM资源模块中包括多个双口存储器，芯片多路接收模块和芯片多路发送模块分别通过一个多路选择模块与双口 RAM资源模块连接，地址译码器模块与双口RAM资源模块连接，资源池配置模块分别与地址译码器模块、双口 RAM资源模块、芯片多路接收模块和芯片多路发送模块连接，芯片多路接收模块接收芯片外部数据并通过多路选择模块写入双口 RAM资源模块中，芯片多路发送模块通过多路选择模块从双口 RAM资源模块中读取数据向芯片外部发送，两个多路选择模块根据资源配置模块中的配置信息选择双口RAM资源模块中相应存储器的A 口或B 口进行读写操作，资源池配置模块存储配置信息并传输配置信息到多路选择模块，地址译码器将以通道地址为基准的CPU读写指令，根据资源池配置模块中的配置信息，转换为内部以存储器为基准的读写指令，实现对通道对应的存储器的读写。所述芯片多路接收模块具有N个接收通道，每个接收通道配置2个双口存储器。所述芯片多路发送模块具有2N个发送通道，每个发送通道配置I个双口存储器。所述资源池配置模块包括N个接收通道的RAM资源配置寄存器，2N个发送通道的RAM资源配置寄存器和2N个读写选择配置寄存器，N个接收通道的RAM资源配置寄存器与芯片多路接收模块具有N个接收通道对应连接，2N个发送通道的RAM资源配置寄存器与芯片多路发送模块具有2N个发送通道对应连接，2N个读写选择配置寄存器对地址译码器连接。所述与芯片多路接收模块连接的多路选择模块包括2N个第一层多路选择器，2N个第二层多路选择器，2N个第一层多路选择器与2N个第二层多路选择器分别连接，第一层多路选择器将数据发送到第二层多路选择器，第二层多路选择器将数据写入双口 RAM资源模块中对应的存储器中。双口 RAM资源模块还包括读写冲突预防模块。该模块为通用模块。使用本芯片，可以在资源相同的情况下，增加可实现的通信通道数，增加芯片使用的灵活性，减少资源的浪费。也可以做到在针对制定的通道数量与使用情况，能够利用最少的RAM资源来实现芯片功能。对于给定2N个ram模块,本芯片架构最多可以实现2N个通道的单向发送功能，N个通道的单向接收功能，以及3N/2个通道的双向通信功能。当本芯片需要全双工运行时，需要将RAM配置到3N/2个通道中，进行接收/发送。当不需要全部进行全双工时，例如3N/2个通道中有某一个通道只需要进行发送功能，那么便会剩余2个RAM,可以将这两个RAM分配到同一个通道进行数据接收，这样比原来增加了 一个数据接收通道，运行的通道总数由3N/增至3N/2+1 ;也可以将这两个RAM分配到两个通道进行数据发送，这样增加了两个数据发送的通道，运行的通道总数由3N/2增至3N/2+1。【专利附图】【附图说明】图1是现有的多通道芯片结构示意图；图2是本专利技术的可动态配置RAM资源池的多通道芯片的结构示意图；图3是本专利技术的可动态配置RAM资源池的多通道芯片的详细结构示意图。【具体实施方式】下面以一款多通道串口芯片为例，根据附图对本专利技术的可动态配置RAM资源池的多通道芯片做进一步描述。本专利技术中阐述的芯片主要包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块(接收端、发送端各实例化一个)各对应芯片多路接收模块和芯片多路发送模块、地址译码器模块、资源池配置模块、包括2N个双口 ram的双口 RAM资源模块。上述模块与CPU总线连接，芯片结构如图2所示。芯片多路接收模块实现了串口传送协议，实现字节接收、搜帧定帧、校验域的校验等功能。在连接关系上，芯片多路接收模块的下游为接收端的多路选择模块，该多路选择模块将芯片多路接收模块从芯片外部串口总线接收到的数据进行选择后写入相应的ram。本芯片中芯片多路接收模块对ram进行乒乓操作，因此对于给定的2N个ram资源，本芯片的芯片多路接收模块能够进行N个通道的串行数据接收。芯片多路模块实现将CPU写入指定区域的数据按照串口协议，添加帧头、校验域等，并发送出去。在连接关系上，芯片多路模块的下游为发送端的多路选择模块，该多路选择模块将芯片多路发送模块所要发送的数据进行选择后从相应的ram中读取出来至CPU总线。本芯片中芯片多路发送模块能够进行2N个通道的串行数据发送，每个发送通道只需要一个RAM模块，因此对于给定的2N个ram资源，设计了 2N个发送通道。图3进一步详细地显示本专利技术的可动态配置RAM资源池的多通道芯片的结构，地址译码器模块实现将芯片外部CPU输入的以通道地址为基准的CPU读写指令，根据资源池配置模块中的配置信息，转换为内部以存储器为基准的读写指令，来实现对通道对应的存储器的读写。在连接关系上，地址译码器模块与RAM资源池模块和资源池配置模块相连接。在功能上，对于芯片的上位机CPU，它对芯片内部数据的读取是以通道为基准的，偏移地址也以通道为单位进行分配。但是在芯片内部，由于ram的可分配性，导致无法按照传统方式，根据CPU给出的地址直接读取存储器中的数据。因此对于上位机的读写指令，本芯片应当先查询资源池配置模块中的配置信息，获得该通道地址对应于哪一个ram的信息，再将CPU给出的地址转义为芯片内部分配好的地址，读取所指向的ram中的数据，反馈给本文档来自技高网...

【技术保护点】
一种可动态配置RAM资源池的多通道芯片，其特征在于，包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口RAM资源模块，双口RAM资源模块中包括多个双口存储器，芯片多路接收模块和芯片多路发送模块分别通过一个多路选择模块与双口RAM资源模块连接，地址译码器模块与双口RAM资源模块连接，资源池配置模块分别与地址译码器模块、双口RAM资源模块、芯片多路接收模块和芯片多路发送模块连接，芯片多路接收模块接收芯片外部数据并通过多路选择模块写入双口RAM资源模块中，芯片多路发送模块通过多路选择模块从双口RAM资源模块中读取数据向芯片外部发送，两个多路选择模块根据资源配置模块中的配置信息选择双口RAM资源模块中相应存储器的A口或B口进行读写操作，资源池配置模块存储配置信息并传输配置信息到多路选择模块，地址译码器将以通道地址为基准的CPU读写指令，根据资源池配置模块中的配置信息，转换为内部以存储器为基准的读写指令，实现对通道对应的存储器的读写。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨阳，王可，朱天成，郑炜，李鑫，
申请(专利权)人：中国航天科工集团第三研究院第八三五七研究所，
类型：发明
国别省市：