用于SRAM单元的装置制造方法及图纸

本发明专利技术涉及一种用于SRAM单元的装置。其中，一种存储单元，包括：第一字线，形成在第一互连层中；第一VSS线、第一位线、电源线、第二位线和第二VSS线，形成在第二互连层中；第二字线，形成在第三互连层中。存储单元进一步包括字线跨接结构，形成在电源线和第二位线之间，其中，字线跨接结构连接第一字线和第二字线。

【技术实现步骤摘要】
用于SRAM单元的装置
本专利技术涉及半导体领域，更具体地，涉及用于SRAM单元的装置。
技术介绍
诸如笔记本电脑的现代电子设备包括多种用于存储信息的存储器。存储电路主要包括两大类。一类是易失性存储器，另一类是非易失性存储器。易失性存储器包括随机存取存储器(RAM)，其可以进一步分为两个子类：静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。由于在不给电时SRAM和DRAM均会丢失存储的信息，故称之为易失性存储器。另一方面，非易失性存储器可以永久保存存储的数据。非易失性存储器包括多个子类，诸如只读存储器(ROM)、电可擦可编程只读存储器(EEPROM)和闪存。静态随机存取存储器(SRAM)通常用于集成电路。SRAM单元具有无需刷新即可保存数据的优点。SRAM单元可以包括不同数量的晶体管，并且通常以晶体管数命名，例如，六晶体管(6T)SRAM、八晶体管(8T)SRAM等。晶体管通常形成用于存储比特的数据锁存器。可以增加附加的晶体管，以控制对晶体管的接入。SRAM单元通常被排列为具有行和列的阵列。SRAM单元的每行均连接至字线，用于确定当前的SRAM单元是否被选择。SRAM单元的每列均连接至位线(或一对互补位线)，用于对SRAM单元进行读写操作。由于各种电子部件的集成密度持续改进，SRAM工业经历了迅猛的发展。很大程度上，集成密度的改进是通过不断减小最小部件尺寸的途径而实现的，这使得更多的部件可以集成到给定的区域中。然而，减小的部件尺寸可能会引起更多的漏电流。由于最近对更小的电子设备的需求还在增长，故需要一种途径来减少SRAM单元晶体管的漏电流。随着半导体技术的发展，出现了鳍式场效应晶体管作为进一步减少半导体器件漏电流的有效替代。FinFET中，包含漏极、沟道区域和源级的有源区域从设置有FinFET的半导体衬底的表面突起。从截面图上看，FinFET的有源区域(诸如，鳍)为矩形。此外，FinFET的栅极结构将有源区域沿三侧卷起，形成如倒立的“U”。因此，沟道对栅极结构的控制更强。减少了传统的平面晶体管的短沟道泄漏影响。同样，当FinFET关断时，栅极结构可以更好的控制沟道，以便减少FinFET的漏电流。
技术实现思路
为解决上述问题，本专利技术提供了一种装置，包括：第一字线，形成在第一互连层中，第一字线在第一方向上延伸；第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，第一VSS线、第一位线、第一电源线、第二位线和第二VSS线在第二方向上平行延伸；第二字线，形成在第三互连层中，第二字线在第一方向上延伸；以及字线跨接结构，形成在电源线和第二位线之间，字线跨接结构包括：第一通孔，形成在第一字线上；金属线，形成在第二互连层中，金属线在第二方向上延伸；和第二通孔，形成在金属线上，第一通孔、金属线和第二通孔在第一字线和第二字线之间形成导电路径。其中，第一方向垂直于第二方向。该装置进一步包括SRAM单元，其中，SRAM单元包括：第一反相器，包括：第一p型晶体管(PU)；和第一n型晶体管(PD)，第一PU与第一PD串联连接；第二反相器，与第一反相器交叉连接，包括：第二PU；和第二PD，第二PU与第二PD串联连接；第一传输门晶体管，第一传输门晶体管连接在第一反相器与第一位线之间；以及第二传输门晶体管，第二传输门晶体管连接在第二反相器与第二位线之间。其中，第一PU、第一PD、第二PU、第二PD、第一传输门晶体管和第二传输门晶体管是由FinFET形成的。其中，第一PU和第二PU是由单个FinFET形成的；以及第一PD、第二PD、第一传输门晶体管和第二传输门晶体管是由多个FinFET形成的。该装置进一步包括：第三VSS线，形成在第三互连层中，其中：第三VSS线电连接至第一VSS线和第二VSS线；以及第三VSS线被相邻的单元共用。该装置进一步包括：第二电源线，形成在第三互连层中，其中：第二电源线电连接至第一电源线；以及第二电源线被相邻的单元共用。该装置进一步包括：第三VSS线，形成在第三互连层中，其中：第三VSS线电连接至第一VSS线和第二VSS线；以及第二电源线，形成在第三互连层中，其中：第二电源线电连接至第一电源线，其中，第三VSS线和第二电源线平行形成并且以交替的方式设置。此外，还提供了一种器件，包括：第一存储单元，包括：第一字线，形成在第一互连层中，第一字线在第一方向上延伸；第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，第一VSS线、第一位线、第一电源线、第二位线和第二VSS线在第二方向上平行延伸；第二字线，形成在第三互连层中，第二字线在第一方向上延伸；和第一字线跨接结构，形成在电源线和第二位线之间；以及第二存储单元，形成在与第一存储单元相同的列中且与第一存储单元相邻，包括：第二字线跨接结构，形成在电源线和第一位线之间。其中，第一字线跨接结构包括：第一通孔，形成在第一字线上；金属线，形成在第二互连层中，金属线在第二方向上延伸；以及第二通孔，形成在金属线上，其中，第一通孔、金属线和第二通孔在第一字线和第二字线之间形成导电路径。其中，第一方向垂直于第二方向。该器件进一步包括形成在第三互连层中的第三VSS线，其中：第三VSS线电连接至第一VSS线和第二VSS线；以及第三VSS线被第一存储单元和第二存储单元共用。该器件进一步包括：形成在第三互连层中的第二电源线，其中：第二电源线电连接至第一电源线；以及第二电源线被第一存储单元和第二存储单元共用。该器件进一步包括：第三VSS线，形成在第三互连层中，其中：第三VSS线电连接至第一VSS线和第二VSS线；以及第二电源线，形成在第三互连层中，其中：第二电源线电连接至第一电源线，第三VSS线和第二电源线平行形成并且以交替的方式设置。此外，还提供了一种存储阵列，包括：第一列，包括多个存储单元，其中，第一列包括：第一存储单元，包括：第一字线，形成在第一互连层中，第一字线在第一方向上延伸；第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，第一VSS线、第一位线、第一电源线、第二位线和第二VSS线在第二方向上平行延伸；第二字线，形成在第三互连层中，第二字线在第一方向上延伸；和第一字线跨接结构，形成在电源线和第二位线之间；以及第二存储单元，形成在与第一存储单元相同的列中且与第一存储单元相邻，包括：第二字线跨接结构，形成在电源线和第一位线之间；以及第二列，形成为与第一列相邻，第一列与第二列共用第二VSS线。其中，第一字线跨接结构与第二字线跨接结构形成在每4至32列中的一列中。该存储阵列进一步包括：第三VSS线，形成在第三互连层中，其中：第三VSS线电连接至第一VSS线和第二VSS线；以及第二电源线，形成在第三互连层中，其中：第二电源线电连接至第一电源线，第三VSS线与第二电源线平行形成并且以交替的方式设置。该存储阵列进一步包括：两个交叉连接的反相器，具有数据存储节点和反相数据存储节点；以及第一传输门器件和第二传输门器件，连接至交叉连接的反相器。其中，交叉连接的反相器包括：第一p型晶体管(PU)；第一n型晶体管(PD)，第一PU与第一PD串联连接；第二PU；以及第二PD，第二PU与第二PD串联连接本文档来自技高网...

【技术保护点】
一种装置，包括：第一字线，形成在第一互连层中，所述第一字线在第一方向上延伸；第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，所述第一VSS线、所述第一位线、所述第一电源线、所述第二位线和所述第二VSS线在第二方向上平行延伸；第二字线，形成在第三互连层中，所述第二字线在所述第一方向上延伸；以及字线跨接结构，形成在所述电源线和所述第二位线之间，所述字线跨接结构包括：第一通孔，形成在所述第一字线上；金属线，形成在所述第二互连层中，所述金属线在所述第二方向上延伸；和第二通孔，形成在所述金属线上，所述第一通孔、所述金属线和所述第二通孔在所述第一字线和所述第二字线之间形成导电路径。

【技术特征摘要】
2012.04.13 US 13/446,2201.一种存储装置，包括：第一字线，形成在第一互连层中并且由金属形成，所述第一字线在第一方向上延伸；第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，所述第一VSS线、所述第一位线、所述第一电源线、所述第二位线和所述第二VSS线在第二方向上平行延伸；第二字线，形成在第三互连层中，所述第二字线在所述第一方向上延伸；以及字线跨接结构，形成在所述电源线和所述第二位线之间，所述字线跨接结构包括：第一通孔，形成在所述第一字线上；金属线，形成在所述第二互连层中，所述金属线在所述第二方向上延伸；和第二通孔，形成在所述金属线上，所述第一通孔、所述金属线和所述第二通孔在所述第一字线和所述第二字线之间形成导电路径。2.根据权利要求1所述的装置，其中，所述第一方向垂直于所述第二方向。3.根据权利要求1所述的装置，进一步包括SRAM单元，其中，所述SRAM单元包括：第一反相器，包括：第一p型晶体管(PU1)；和第一n型晶体管(PD1)，所述第一p型晶体管与所述第一n型晶体管串联连接；第二反相器，与所述第一反相器交叉连接，包括：第二p型晶体管(PU2)；和第二n型晶体管(PD2)，所述第二p型晶体管与所述第二n型晶体管串联连接；第一传输门晶体管，所述第一传输门晶体管连接在所述第一反相器与所述第一位线之间；以及第二传输门晶体管，所述第二传输门晶体管连接在所述第二反相器与所述第二位线之间。4.根据权利要求3所述的装置，其中，所述第一p型晶体管、所述第一n型晶体管、所述第二p型晶体管、所述第二n型晶体管、所述第一传输门晶体管和所述第二传输门晶体管是由FinFET形成的。5.根据权利要求3所述的装置，其中，所述第一p型晶体管和所述第二p型晶体管是由单个FinFET形成的；以及所述第一n型晶体管、所述第二n型晶体管、所述第一传输门晶体管和所述第二传输门晶体管是由多个FinFET形成的。6.根据权利要求1所述的装置，进一步包括：第三VSS线，形成在所述第三互连层中，其中：所述第三VSS线电连接至所述第一VSS线和所述第二VSS线；以及所述第三VSS线被相邻的单元共用。7.根据权利要求1所述的装置，进一步包括：第二电源线，形成在所述第三互连层中，其中：所述第二电源线电连接至所述第一电源线；以及所述第二电源线被相邻的单元共用。8.根据权利要求1所述的装置，进一步包括：第三VSS线，形成在所述第三互连层中，其中：所述第三VSS线电连接至所述第一VSS线和所述第二VSS线；以及第二电源线，形成在所述第三互连层中，其中：所述第二电源线电连接至所述第一电源线，其中，所述第三VSS线和所述第二电源线平行形成并且以交替的方式设置。9.一种存储器件，包括：第一存储单元，包括：第一字线，形成在第一互连层中并且由金属形成，所述第一字线在第一方向上延伸；第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，所述第一VSS线、所述第一位线、所述第一电源线、所述第二位线和所述第二VSS线在第二方向上平行延伸；第二字线，形成在第三互连层中，所述第二字线在所述第一方向上延伸；和第一字线跨接结构，形成在所述电源线和所述第二位线之间；以及第二存储单元，形成在与所述第一存储单元相同的列中且与所述第一存储单元相邻...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：