信息处理装置制造方法及图纸

本实用新型专利技术公开了一种信息处理装置，适用于视频像素数据或图形纹理数据的高速缓存，包括：高速缓冲存储器；由CMOS逻辑电路构成的确定类型单元，与外部处理器相连；由CMOS逻辑电路构成的确定缺失单元，与所述确定类型单元相连；由CMOS逻辑电路构成的读取单元，与所述确定缺失单元及片外存储器相连；由CMOS逻辑电路构成的填充单元，与所述读取单元及所述高速缓冲存储器相连。本实用新型专利技术采用复用技术，节省了芯片面积，降低了芯片功耗。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及数字信息处理领域，尤其涉及一种可复用的信息处理装置。
技术介绍
在计算机技术发展过程中，内存的存取速度一直比CPU处理速度慢得多，使得CPU的高速处理能力不能充分发挥，影响整个计算机系统的工作效率。高速缓冲存储器被用来缓和CPU和内存之间速度不匹配的矛盾。目前采用高速缓冲存储器技术已经相当普遍。高速缓冲存储器是存在于内存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小，但它的存取速度却能与CPU相匹配。根据程序局部性原理，正在使用的内存某一单元邻近的那些单元将被用到的可能性很大。因而，当CPU存取内存某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，CPU即将存取的内存单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。于是，CPU就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果CPU绝大多数存取内存的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。在视频编解码过程中，视频像素(主要是参考帧像素)需要占用大量内存带宽，是视频编解码占用内存带宽最大的部分。现有的视频编解码芯片多数都使用片上高速缓存(Cache)来存储参考帧像素，从而降低内存带宽，同时降低存取延迟。而在3D图形芯片中，纹理也是占用内存带宽最大的部分。现有的3D图形芯片也都采用片上高速纹理缓存来存储纹理，从而降低内存带宽，降低存取延迟。但是，专利技术人发现:在现有的系统芯片(System-on-a-chip, SoC)中，视频像素和纹理通常分开存储，需要为视频编解码配置一个片上缓存，同时为3D纹理再配置另一个片上缓存，不仅占用了芯片面积，同时增 加了芯片功耗。公开号为CN101583929A的中国专利技术专利申请中，披露了一种用于多纹理化的动态可配置纹理高速缓冲存储器，解决了单纹理模式和多纹理模式下的冲突问题，但仍未解决纹理数据和视频像素数据之间的高速缓存问题。
技术实现思路
本技术所要解决的技术问题是提供一种能同时支持视频像素数据和图形纹理数据的高速缓存，从而节省芯片面积，降低芯片功耗。。为了解决上述问题，根据本技术的一个方面，提供了一种信息处理装置，适用于视频像素数据或图形纹理数据的高速缓存，包括:高速缓冲存储器；由CMOS逻辑电路构成的确定类型单元，与外部处理器相连；由CMOS逻辑电路构成的确定缺失单元，与所述确定类型单元相连；由CMOS逻辑电路构成的读取单元，与所述确定缺失单元及片外存储器相连；由CMOS逻辑电路构成的填充单元，与所述读取单元及所述高速缓冲存储器相连。在一个实施例中，所述信息处理装置还包括:时钟发生单元；所述高速缓冲存储器配置成保证每两个时钟周期读取一个缓存线的全部视频像素分量，或者保证每个时钟周期读取任意四个彼此相邻的纹理数据。在一个实施例中，所述片外存储器包括:外存储器、二级缓冲存储器中的一种或多种。在一个实施例中，所述信息处理装置还包括:由CMOS逻辑电路构成的命令拆分单元，位于所述确定类型单元与所述外部处理器之间。由CMOS逻辑电路构成的调整边界单元，位于所述确定缺失单元与所述读取单元以及所述读取单元与所述填充单元之间。在一个实施例中，所述信息处理装置还包括:由CMOS逻辑电路构成的预取单元，位于所述确定缺失单元与所述读取单元之间；与所述预取单元和所述读取单元相连、用于存储读取命令的第一暂存器；与所述预取单元和所述填充单元相连、用于存储填充命令的第二暂存器。在一个实施例中，所述信息处理装置还包括:与所述读取单元、填充单元相连的用于存储缺失数据的第三暂存器。与现有技术相比，本技术的技术方案具有以下优点:本技术设计 了一个统一的高速缓存，能同时支持视频编解码的参考帧像素和3D图形纹理，相比其他视频和纹理分开存储的高速缓存，大大节省了芯片面积和芯片功耗。可选方案中，还设置了暂存器，用于存储命令队列，通过提前发出读取命令和填充命令的方式，实现了视频和纹理预取及在高速缓存缺失的情况下继续发送命令，实现非阻塞的高速缓存，提高了高速缓冲存储器的读取速度。附图说明图1为本技术的信息处理装置第一实施例的结构示意图；图2为本技术的信息处理装置第二实施例的结构示意图；图3为图2所示第二实施例中视频像素数据的数据组织形式示意图；图4a、4b为图2所示第二实施例中图形纹理数据的数据组织形式示意图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施的限制。其次，本技术利用示意图进行详细描述，在详述本技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本技术保护的范围。为了解决
技术介绍
中的技术问题，专利技术人发现:在系统芯片中，视频编解码和3D图形处理并不会同时发生，以智能手机为例:操作者不会同时观看影片和打游戏。因此可以设计一个统一的高速缓存，同时支持视频编解码的参考帧像素和3D图形纹理。在进行视频编解码处理时，该高速缓存作为视频像素高速缓冲存储器，而在进行3D图形处理时，该高速缓存又可作为纹理高速缓冲存储器。通过可复用的高速缓存，可大大节省芯片面积，同时降低了芯片功耗。因此，本技术提供了一种信息处理装置，适用于视频像素数据或图形纹理数据的高速缓存。图1为本技术的信息处理装置第一实施例的结构示意图。如图1所示，本实施例包括:高速缓存存储器Cache、确定类型单元Ul1、确定缺失单元U12、读取单元U13、填充单元U14，用于根据所述外部处理器(图未示)发出的外部读取命令cmd，从片外存储器L2Cache中读入待读取数据在高速缓冲存储器Cache中的缺失数据，按照特定数据组织形式填充所述高速缓冲存储器Cache，所述高速缓冲存储器Cache按照时钟CLK节奏发送对应数据至外部处理器(图未示)。所述高速缓存存储器Cache用于存储特定数据组织形式的视频像素数据或图形纹理数据。具体地，所述视频像素数据的特定数据组织形式包括:保证每两个时钟周期读取一个缓存线的全部视频像素分量。进一步地，所述视频像素数据为YUV格式。所述保证每两个时钟周期读取一个缓存线的全部视频像素分量包括:保证一个时钟周期读取一个缓冲线的全部Y分量，下一个时钟周期读取所述缓冲线的全部U、V、A分量。所述图形纹理数据的特定数据组织形式包括:保证每个时钟周期读取任意四个彼此相邻的纹理。所述图形纹理数据为RGBA格式。需要说明的是，所述外部处理器可以是任何需要配置高速缓冲存储器的系统级芯片，比如:图形运算单元(Graphics Processing Unit,GPU)、视频编解码器(video codec)、图像数据处理器(Image Si gnal Processor, ISP)等,本技术对此不作具体限定。需要说明的是，本实施例中的片外存储器L2Cache为二级缓冲存储器，但本技术对此不作具体限定，在其他实施例中，片外存储器还可以是外存储器。具体地，确定类型单元U11，由CMOS逻辑电路构成，与外部处理器(图未示)相连，用于接收所述外部处理器发出的外部命本文档来自技高网...

【技术保护点】
一种信息处理装置，适用于视频像素数据或图形纹理数据的高速缓存，其特征在于，包括：高速缓冲存储器；由CMOS逻辑电路构成的确定类型单元，与外部处理器相连；由CMOS逻辑电路构成的确定缺失单元，与所述确定类型单元相连；由CMOS逻辑电路构成的读取单元，与所述确定缺失单元及片外存储器相连；由CMOS逻辑电路构成的填充单元，与所述读取单元及所述高速缓冲存储器相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：兰军强，朱磊，沙力，李济川，
申请(专利权)人：上海算芯微电子有限公司，
类型：实用新型
国别省市：