一种TSV背面漏孔的封装结构及方法技术

本发明专利技术涉及一种TSV背面漏孔的封装结构及方法，其包括衬底，衬底内设有贯通的信号连接通孔与工艺监控通孔，所述信号连接通孔的侧壁及工艺监控通孔的侧壁均覆盖有绝缘层，且所述绝缘层覆盖衬底的第一主面；信号连接通孔内填充有信号连接导体，工艺监控通孔内填充有监控填充体；衬底的第一主面上设置用于与信号连接导体电连接的第一连接导体，衬底的第二主面上设置与信号连接导体电连接的第二连接导体，且第二连接导体通过信号连接导体与第一连接导体电连接；第二连接导体与衬底绝缘隔离，第一连接导体通过绝缘层与衬底绝缘隔离。本发明专利技术结构紧凑，工艺步骤简单，避免金属污染，加工精度高，适应范围广，安全可靠。

【技术实现步骤摘要】

本专利技术涉及一种封装结构及方法，尤其是一种TSV背面漏孔的封装结构及方法，属于微电子封装的

技术介绍
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统做得越做越小，集成度越来越高，功能越做越多、越来越强，由此产生了许多新技术、新材料和新设计，其中叠层芯片封装技术以及系统级封装(System-1n-Package,SiP)技术就是这些技术的典型代表之一。三维封装技术，是指在将封装结构由二维布局拓展到三维布局，在相同封装体积内实现更高密度、更高性能的系统集成。(N0R/NAND)及SDRAM的叠层封装。[al])而硅穿孔(Through Silicon Via，TSV)是实现三维封装中的关键技术之一。这归因于TSV在现有的硅基工艺基础上实现了三维堆叠结构，增大元器件密度，减小互连延时问题，实现高速互联。硅穿孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，在高频高速以及大功率应用中，能极大的提高电路的频率特性和功率特性。硅穿孔工艺将制作在硅片表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC(集成电路)芯片布局从传统二维分布发展到更先进三维结构，使封装结构更为紧凑，芯片引线距离更短，从而可以极大的提高电路的频率特性和功率特性。但是，传统的TSV工艺解决方案，要么无法控制金属沾污，要么TSV刻蚀深度、背面研磨厚度、CMP等工艺的误差会叠加在一起，使得TSV漏孔高度无法控制，给后续工艺带来极大挑战。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种TSV背面漏孔的封装结构及方法，其结构紧凑，工艺步骤简单，避免金属污染，加工精度高，适应范围广，安全可靠。按照本专利技术提供的技术方案，所述TSV背面漏孔的封装结构，包括衬底，所述衬底具有第一主面及与所述第一主面对应的第二主面；衬底内设有贯通所述衬底的信号连接通孔与工艺监控通孔，所述信号连接通孔的侧壁及工艺监控通孔的侧壁均覆盖有绝缘层，且所述绝缘层覆盖衬底的第一主面；信号连接通孔内填充有信号连接导体，工艺监控通孔内填充有与信号连接导体相同的材料；衬底的第一主面上设置用于与信号连接导体电连接的第一连接导体，衬底的第二主面上设置与信号连接导体电连接的第二连接导体，且第二连接导体通过信号连接导体与第一连接导体电连接；第二连接导体与衬底绝缘隔离，第一连接导体通过绝缘层与衬底绝缘隔离。所述衬底的第二主面上设置背面介质层，第二连接导体通过背面介质层与衬底绝缘隔离。所述衬底的第一主面上设置第一绝缘隔离层，衬底的第二主面上设置第二绝缘隔离层，第一连接导体与信号连接导体电连接后穿出第一绝缘隔离层外，第二连接导体与信号连接导体电连接后穿出第二绝缘隔离层外。所述衬底包括硅衬底。一种TSV背面漏孔的封装方法，所述封装方法包括如下步骤: a、提供衬底，所述衬底具有两个相对应的主面，所述两个相对应的主面包括第一主面及与所述第一主面对应的第二主面；选择性地掩蔽和刻蚀衬底的第一主面，以在衬底内得到所需的工艺监控沟槽及信号连接沟槽，其中，工艺监控沟槽在衬底内的刻蚀深度大于信号连接沟槽在衬底内的刻蚀深度； b、在上述衬底的第一主面上淀积绝缘层，所述绝缘层覆盖在衬底的第一主面，且绝缘层覆盖工艺监控沟槽及信号连接沟槽对应的侧壁及底壁； C、在上述衬底的第一主面上淀积导体材料，所述导体材料覆盖在衬底的第一主面上，并填充在工艺监控沟槽及信号连接沟槽内； d、去除上述衬底第一主面上的导体材料，并得到位于工艺监控沟槽内的导体及位于信号连接沟槽内的信号连接导体； e、在上述衬底的第一主面上设置第一连接导体，所述第一连接导体通过绝缘层与衬底绝缘隔离，第一连接导体与信号连接沟槽内的信号连接导体电连接，且所述第一连接导体穿出衬底第一主面上的第一绝缘隔离层； f、在上述衬底的第一主面上键合固定基板； g、利用上述基板对衬底的 第二主面进行减薄，直至露出工艺监控沟槽的槽底； h、在上述工艺监控沟槽的槽底设置遮挡层，所述遮挡层覆盖工艺监控沟槽的槽底并覆盖工艺监控沟槽槽底外侧的第二主面； 1、利用工艺监控沟槽进行定位，将衬底的第二主面减薄至信号连接沟槽槽底的下方； j、在上述衬底的第二主面上设置背面介质层，所述背面介质层覆盖在衬底的第二主面，并包覆上述工艺监控沟槽及信号连接沟槽的槽底； k、将上述背面介质层及工艺监控沟槽进行减薄，直至信号连接沟槽内信号连接导体的高度与工艺监控沟槽内监控导体的高度一致； 1、在上述衬底的第二主面上设置第二连接导体及第二绝缘隔离层，所述第二连接导体支撑于背面介质层上并与信号连接导体电连接，且第二连接导体穿出对应的第二绝缘隔离层； m、对衬底第一主面上的基板解键合，以去除所述位于衬底第一主面上的基板。所述步骤f中，基板通过键合胶键合固定于衬底的第一主面。所述导体材料体的材料包括铜、鹤。所述步骤b中，在设置绝缘层的第一主面上设置用于形成阻挡层和种子层的阻挡种子层。所述衬底包括硅衬底。所述基板包括玻璃基板、硅基板。本专利技术的优点:在衬底内设置工艺监控沟槽及信号连接沟槽，通过工艺监控沟槽能形成工艺监控通孔，通过信号连接沟槽能形成信号连接通孔，在工艺监控通孔内设置监控导体，在信号连接沟槽内设置信号连接导体，信号连接导体的两端分别电连接第一连接导体及第二连接导体，通过工艺监控沟槽与信号连接沟槽之间的深度差实现对信号连接通孔及信号连接导体的精确控制，结构紧凑，工艺步骤简单，避免金属污染，加工精度高，适应范围广，安全可靠。附图说明图1为封装结构中工艺监控区域内工艺监控通孔的开口度示意图。图2为封装结构中芯片区域内信号连接通孔开口度的一种示意图。图3为封装结构中芯片区域内信号连接通孔开口度的另一种示意图。图4为封装结构中工艺监控区域分布的一种结构示意图。图5为封装结构中工艺 监控区域分布的另一种结构示意图。19为本专利技术具体工艺实施步骤剖视图，其中: 图6为本专利技术在衬底内得到工艺监控沟槽及信号连接沟槽后的剖视图。图7为本专利技术在衬底的第一主面上设置绝缘层后的剖视图。图8为本专利技术在衬底的第一主面上设置阻挡种子层后的剖视图。图9为本专利技术在衬底的第一主面上设置导体材料体后的剖视图。图10为本专利技术在衬底内得到信号连接导体及监控导体后的剖视图。图11为本专利技术在衬底的第一主面上设置第一连接导体后的剖视图。图12为本专利技术在衬底的第一主面上键合固定基板后的剖视图。图13为本专利技术对衬底的第二主面进行减薄后的剖视图。图14为本专利技术在衬底的第二主面上设置遮挡层后的剖视图。图15为本专利技术利用遮挡层对衬底的第二主面进行再次减薄后的剖视图。图16为本专利技术在衬底的第二主面上设置背面介质层后的剖视图。图17为本专利技术对背面介质层进行减薄后的剖视图。图18为本专利技术在衬底的第二主面上设置第二连接导体后的剖视图。图19为本专利技术将基板与衬底解键合后的剖视图。附图标记说明:1_衬底、2-工艺监控沟槽、3-信号连接沟槽、4-绝缘层、5-阻挡种子层、6-导体材料、7-监控导体、8-信号连接导体、9-第一绝缘隔离层、10-第一连接导体、11-键合胶、12-基板、13-遮挡层、14-背面介质层、15-第二连接导体、16-第二绝缘隔离层、17-工艺本文档来自技高网...

【技术保护点】
一种TSV背面漏孔的封装结构，包括衬底（1），所述衬底（1）具有第一主面及与所述第一主面对应的第二主面；其特征是：衬底（1）内设有贯通所述衬底（1）的信号连接通孔与工艺监控通孔，所述信号连接通孔的侧壁及工艺监控通孔的侧壁均覆盖有绝缘层（4），且所述绝缘层（4）覆盖衬底（1）的第一主面；信号连接通孔内填充有信号连接导体（8），工艺监控通孔内填充有监控导体（7）；衬底（1）的第一主面上设置用于与信号连接导体（8）电连接的第一连接导体（10），衬底（1）的第二主面上设置与信号连接导体（8）电连接的第二连接导体（15），且第二连接导体（15）通过信号连接导体（8）与第一连接导体（10）电连接；第二连接导体（15）与衬底（1）绝缘隔离，第一连接导体（10）通过绝缘层（4）与衬底（1）绝缘隔离。

【技术特征摘要】
1.一种TSV背面漏孔的封装结构，包括衬底(I )，所述衬底(I)具有第一主面及与所述第一主面对应的第二主面；其特征是:衬底(I)内设有贯通所述衬底(I)的信号连接通孔与工艺监控通孔，所述信号连接通孔的侧壁及工艺监控通孔的侧壁均覆盖有绝缘层(4)，且所述绝缘层(4)覆盖衬底(I)的第一主面；信号连接通孔内填充有信号连接导体(8)，工艺监控通孔内填充有监控导体(7);衬底(I)的第一主面上设置用于与信号连接导体(8)电连接的第一连接导体(10)，衬底(I)的第二主面上设置与信号连接导体(8)电连接的第二连接导体(15)，且第二连接导体(15)通过信号连接导体(8)与第一连接导体(10)电连接；第二连接导体(15)与衬底(I)绝缘隔离，第一连接导体(10)通过绝缘层(4)与衬底(I)绝缘隔离。2.根据权利要求1所述的TSV背面漏孔的封装结构，其特征是:所述衬底(I)的第二主面上设置背面介质层(14)，第二连接导体(15)通过背面介质层(14)与衬底(I)绝缘隔离。3.根据权利要求1所述的TSV背面漏孔的封装结构，其特征是:所述衬底(I)的第一主面上设置第一绝缘隔离层(9)，衬底(I)的第二主面上设置第二绝缘隔离层(16)，第一连接导体(10)与信号连接导体(8)电连接后穿出第一绝缘隔离层(9)外，第二连接导体(15)与信号连接导体(8)电连接后穿出第二绝缘隔离层(16)外。4.根据权利要求1所述的TSV背面漏孔的封装结构，其特征是:所述衬底(I)包括硅衬底 。5.一种TSV背面漏孔的封装方法，其特征是，所述封装方法包括如下步骤: (a)、提供衬底(I)，所述衬底(I)具有两个相对应的主面,所述两个相对应的主面包括第一主面及与所述第一主面对应的第二主面；选择性地掩蔽和刻蚀衬底(I)的第一主面，以在衬底(I)内得到所需的工艺监控沟槽(2 )及信号连接沟槽(3 )，其中，工艺监控沟槽(2 )在衬底(I)内的刻蚀深度大于信号连接沟槽(3)在衬底(I)内的刻蚀深度； (b)、在上述衬底(I)的第一主面上淀积绝缘层(4)，所述绝缘层(4)覆盖在衬底(I)的第一主面，且绝缘层(4 )覆盖工艺监控沟槽(2 )及信号连接沟槽(3 )对应的侧壁及底壁； (C)、在上述衬底(I)的第一主面上淀积导体材料(6)，所述导体材料(6)覆盖在衬底(O的第一主面上，并填充在工艺监控沟槽(2)及信号连接沟槽(3)内； (d)、去除上述衬底(...

【专利技术属性】
技术研发人员：于大全，薛恺，
申请(专利权)人：江苏物联网研究发展中心，
类型：发明
国别省市：