能够自测PCIE接口的存储系统及测试方法技术方案

技术编号:8907048 阅读:178 留言:0更新日期:2013-07-11 04:43
本发明专利技术提供一种能够自测PCIE接口的存储系统及测试方法。本发明专利技术所述存储系统,包括多个DMA内存单元,用于存储测试数据;与所述DMA内存单元连接的数据处理单元,通过PCIE接口,使所述存储系统中的存储控制单元与所述DMA内存单元进行至少一次预设数量的数据传输,并且在传输的过程中记录所产生的传输信息,并在传输完成所产生的中断或传输过程中因出现错误所产生的中断期间,将所述传输信息予以输出;测试单元,依据所述数据处理单元所输出的传输信息分析所述PCIE接口的至少一种性能。

【技术实现步骤摘要】
能够自测PCIE接口的存储系统及测试方法
本专利技术涉及总线测试领域,特别是涉及一种能够自测PCIE接口的存储系统及测试方法。
技术介绍
存储系统是计算机中由存放程序和数据的各种存储设备、控制部件及管理信息调度的设备(硬件)和算法(软件)所组成的系统。随着互联网应用的发展,应用对存储系统的性能要求越来越高,其中外部设备互联高速总线接口(PCIE)是存储系统与外部设备进行数据交互的途径,因此PCIE接口与相关硬件的匹配度或各自的性能好坏能够反映存储系统的性能高低,因此,存储系统在设计完成后,通常要进行基于PCIE的测试。目前的测试设备主要包括:数据发生器和测试分析仪,由数据发生器向存储系统的PCIE接口产生大量数据,由测试分析仪来抓取PCIE接口的数据,再对所抓取的数据进行分析,以提供图形并茂的分析结果。上述测试设备的硬件结构复杂、价格昂贵,还需要对存储系统进行开箱测试,这使得测试过程十分复杂。对于低成本的、简化的存储系统来说,使用这类测试设备会增加存储系统的整体成本。因此,需要对现有的存储系统进行改进。
技术实现思路
鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种能够自测PCIE接口的存储系统及测试方法,用于解决现有技术中的存储系统的测试过于复杂的问题。为实现上述目的及其他相关目的,本专利技术提供一种能够自测PCIE接口的存储系统,其至少包括:多个DMA内存单元,用于存储用于测试的数据;与所述DMA内存单元连接的数据处理单元,用于通过PCIE接口使所述存储系统中的存储控制单元与所述DMA内存单元进行至少一次预设数量的数据传输,并且在传输的过程中记录所产生的传输信息,并在传输完成所产生的中断或传输过程中因出现错误所产生的中断期间,将所述传输信息予以输出;测试单元,用于根据所述数据处理单元所输出的传输信息分析所述PCIE接口的至少一种性能。优选地,所述DMA内存单元为入栈循环队列,用于循环存储多个数据。优选地,所述数据处理单元用于在预设的中断产生时,将所记录的传输信息发送至所述测试单元。优选地,所述数据处理单元用于在每次传输完成后所产生的中断或传输过程中每次出现错误时所产生的中断期间,将新记录的传输信息提供给所述测试单元。优选地,所述传输信息包括:包含每个数据的数据量、传输所有数据所消耗的时间、所传输数据的数量的数据信息、和/或所述数据处理单元在传输数据的过程中出现错误的错误信息。优选地,所述数据处理单元包括:多核处理器、DMA控制器、及寄存器,其中,所述寄存器用于存储在传输数据的过程中产生的错误信息。优选地,所述PCIE接口的性能包括:PCIE接口的带宽、延时,稳定性中的至少一种。基于上述目的,本专利技术还提供一种测试PCIE接口性能的方法,应用于具有PCIE接口的存储系统中,所述存储系统包括:DMA内存单元、PCIE接口、以及与PCIE接口连接的存储控制单元,其至少包括:1)使所述存储控制单元与所述DMA内存单元通过PCIE接口进行至少一次预设数量的数据传输,并且在传输的过程中记录所产生的传输信息;2)在传输完成而产生的中断或传输过程中因出现错误而产生的中断期间,将所述传输信息予以保存;3)根据所保存的传输信息分析所述PCIE接口的至少一种性能。优选地,在传输完成而产生的中断或传输过程中因出现错误而产生的中断期间,将所述传输信息予以保存的步骤还包括:在预设的中断产生时,将所记录的传输信息发予以保存的步骤。优选地,在传输完成而产生的中断或传输过程中因出现错误而产生的中断期间,将所述传输信息予以保存的步骤还包括:在每次传输完成后所产生的中断或传输过程中每次出现错误时所产生的中断期间,将新记录的传输信息予以保存的步骤。优选地,所述传输信息包括:包含每个数据的数据量、传输所有数据所消耗的时间、所传输数据的数量的数据信息、和/或所述数据处理单元在传输数据的过程中出现错误的错误信息。优选地,所述PCIE接口的性能包括:PCIE接口的带宽、延时,稳定性中的至少一种。如上所述,本专利技术的能够自测PCIE接口的存储系统及测试方法,具有以下有益效果:通过软件方式在PCIE接口上产生大量测试数据,较现有技术中,减少了用于数据产生的硬件设备,可有效降低测试装置的成本;同时,利用在传输完成或传输出现错误时产生的中断将所记录的传输信息输至测试单元,能够准实时地将所记录的传输信息提供给测试单元,以供测试单元及时得到测试结果;另外,在每次中断产生时发送传输信息能够有效减少如寄存器等硬件的数量,并且由于每次中断时所传输的传输信息的数据量很小,能够减少传送传输信息所消耗的时间对在整个传输过程所消耗的时间的影响,使得测试结果更为准确。附图说明图1显示为本专利技术的能够自测PCIE接口的存储系统的结构示意图。图2显示为本专利技术的测试PCIE接口的方法的流程图。元件标号说明1存储系统11DMA内存单元12数据处理单元13测试单元14PCIE接口15存储控制单元S1-S3步骤具体实施方式以下通过特定的具体实例说明本专利技术的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1。需要说明的是,本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想,遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。本专利技术提供一种能够自测PCIE接口的存储系统。所述存储系统为用于数据备份或容灾的专用信息系统,可利用高速网络进行大数据量存储信息的设备。如图1所示。所述存储系统1包括:PCIE接口14、与所述PCIE接口连接的存储控制单元15。其中,所述存储控制单元15通常指存储控制芯片(SAS控制芯片)等,在存储系统中处于核心地位。所述存储系统1还包括:DMA内存单元11、数据处理单元12、测试单元13。所述DMA内存单元11为多个,用于存储测试数据。具体地,所述DMA内存单元11以队列或堆栈等形式存放一个或多个数据,每个数据的数据量可以相同也可以不同。优选地,所述DMA内存单元11为入栈循环队列,用于循环存储多个数据,例如,所述入栈循环队列的内存为2MB,每个数据的数据量最大限于27字节,则所述入栈循环队列能够以214为一个循环来存储所述数据。所述DMA内存单元11的数量可根据PCIE接口14的位宽和测试的次数进行选择,例如,待测试的PCIE接口14位宽为×8,为了满足多次传输的测试要求,所述DMA内存单元11的数量可选择64个,且每个DMA内存单元11可提供2MB内存。所述数据处理单元12与所述DMA内存单元11连接,用于通过PCIE接口14使所述存储系统1中的存储控制单元15与所述DMA内存单元11之间进行至少一次预设数量的数据传输,并且在传输的过程中记录所产生的传输信息,并在传输完成所产生的中断或传输过程中因出现错误所产生的中断期间,将所述传输信息予以输出。其中,所述传输信息包括任何通过PCIE接口14进行数据传输时产生的信息,其包括但不限于:包含每个数据的数据量、传输所本文档来自技高网...
能够自测PCIE接口的存储系统及测试方法

【技术保护点】
一种能够自测PCIE接口的存储系统,其特征在于,至少包括:多个DMA内存单元,用于存储用于测试的数据;与所述DMA内存单元连接的数据处理单元,通过PCIE接口,使所述存储系统中的存储控制单元与所述DMA内存单元进行至少一次预设数量的数据传输,并且在传输的过程中记录所产生的传输信息,并在传输完成所产生的中断或传输过程中因出现错误所产生的中断期间,将所述传输信息予以输出;测试单元,用于依据所述数据处理单元所输出的传输信息分析所述PCIE接口的至少一种性能。

【技术特征摘要】
1.一种能够自测PCIE接口的存储系统,其特征在于,至少包括:多个DMA内存单元,用于存储用于测试的数据;与所述DMA内存单元连接的数据处理单元,通过PCIE接口,使所述存储系统中的存储控制单元与所述DMA内存单元进行至少一次预设数量的数据传输,并且在传输的过程中记录所产生的传输信息,并在每次传输完成所产生的中断或传输过程中每次因出现错误所产生的中断期间,将新记录的传输信息予以输出;其中,所述数据处理单元包括:多核处理器、DMA控制器、及用于存储传输数据过程中产生的错误信息的寄存器;所述传输信息包括:包括每个数据的数据量、传输所有数据所消耗的时间和所传输数据的数量的数据信息、和/或所述数据处理单元在传输数据的过程中出现错误的错误信息;测试单元,用于依据所述数据处理单元所输出的传输信息分析所述PCIE接口的性能,所述PCIE接口的性能包括:PCIE接口的带宽、延时、稳定性中的至少一种。2.根据权利要求1所述的能够自测PCIE接口的存储系统,其特征在于,所述DMA内存单元为入栈循环队列,用于循环存储多个数据。3.根据权利要求1所述的能够自测PCIE接口的存储系统,其特征在于...

【专利技术属性】
技术研发人员:何学勤
申请(专利权)人:加弘科技咨询上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1