I2C总线拓扑下的容错系统、方法技术方案

本申请提供一种I2C总线拓扑下的容错系统、方法。所述I2C总线拓扑下的容错系统包括：主控节点、中板、多个扩展节点，其中：所述主控节点包括系统管理芯片，所述扩展节点包括智能I2C设备、I2C热插拔芯片、可编程逻辑器件；其中，所述系统管理芯片通过I2C总线与所述可编程逻辑器件和所述I2C热插拔芯片相连，所述可编程逻辑器件与所述I2C热插拔芯片和所述智能I2C设备两两相连；所述可编程逻辑器件用于接收所述系统管理芯片的I2C信号，并基于所述I2C信号对所述I2C热插拔芯片的使能信号进行高低电位转换；基于所述使能信号，所述I2C热插拔芯片控制所述智能I2C设备的打开与关闭。

【技术实现步骤摘要】

本申请属于存储和服务器，涉及一种i2c总线拓扑下的容错系统、方法。

技术介绍

1、i2c总线作为一种串行通信协议，在存储和服务器领域发挥着至关重要的作用，它以其简单、低成本和易于使用等特点，成为了连接各种设备的首选方案。i2c总线可以连接硬盘驱动器、电源管理芯片、风扇、传感器、系统管理芯片等设备，实现数据传输和设备管理。然而，由于i2c总线的串行特性，一旦总线上的某个设备出现故障，例如硬件损坏、软件错误或通信冲突，整个总线可能会陷入挂起状态。这会导致i2c总线上的所有设备都无法正常工作，进而影响到整个系统的稳定性和可用性。因此，如何提供一种高效、可靠的i2c总线容错机制，以确保系统的稳定性和可用性，成为当前亟待解决的问题。

技术实现思路

1、本申请的目的在于提供一种i2c总线拓扑下的容错系统、方法、介质及电子设备，用于减少i2c总线的挂起。

2、第一方面，本申请提供一种i2c总线拓扑下的容错系统，所述i2c总线拓扑下的容错系统包括：主控节点、中板、多个扩展节点，其中：所述主控节点通过所述中板与所述本文档来自技高网...

【技术保护点】

1.一种I2C总线拓扑下的容错系统，其特征在于，所述I2C总线拓扑下的容错系统包括：主控节点、中板、多个扩展节点，其中：

2.根据权利要求1所述的I2C总线拓扑下的容错系统，其特征在于，所述主控节点还包括多个热插拔缓冲器、中央处理器、电源；

3.根据权利要求2所述的I2C总线拓扑下的容错系统，其特征在于，所述系统管理芯片上包括第一I2C接口和第二I2C接口，所述第一I2C接口用于输出第一I2C信号，所述第二I2C接口用于输出第二I2C信号；所述热插拔缓冲器包括第一热插拔缓冲器和第二热插拔缓冲器。

4.根据权利要求3所述的I2C总线拓扑下的容错系统，其特...

【技术特征摘要】

1.一种i2c总线拓扑下的容错系统，其特征在于，所述i2c总线拓扑下的容错系统包括：主控节点、中板、多个扩展节点，其中：

2.根据权利要求1所述的i2c总线拓扑下的容错系统，其特征在于，所述主控节点还包括多个热插拔缓冲器、中央处理器、电源；

3.根据权利要求2所述的i2c总线拓扑下的容错系统，其特征在于，所述系统管理芯片上包括第一i2c接口和第二i2c接口，所述第一i2c接口用于输出第一i2c信号，所述第二i2c接口用于输出第二i2c信号；所述热插拔缓冲器包括第一热插拔缓冲器和第二热插拔缓冲器。

4.根据权利要求3所述的i2c总线拓扑下的容错系统，其特征在于，所述第一i2c信号经过所述第一热插拔缓冲器输入到所述多个扩展节点的可编程逻辑器件上；所述第二i2c信号经过所述第二热插拔缓冲器输入到所述多个扩展节点上的i2c热插拔芯片上。

5.根据权利要求1所述的i2c总线拓扑下的容错系统，其特征在于，所述中板上包括连接器，用于转接所述多个扩展节点之间的互联信号；所述主控节点通过所述连接器与所述多个扩展节点相连。

6.根据权利要求1所述的i2c总线拓扑下的容...

【专利技术属性】
技术研发人员：邹灵孔，黄忠富，
申请(专利权)人：加弘科技咨询上海有限公司，
类型：发明
国别省市：