可变电阻存储器件及其制造方法技术

本发明专利技术公开了一种可变电阻存储器件及其制造方法，所述可变电阻存储器件包括：半导体衬底，所述半导体衬底具有由沿一个方向延伸的隔离层限定的有源区；栅极线，所述栅极线经由隔离层和有源区沿与隔离层交叉的另一个方向延伸；保护层，所述保护层位于栅极线之上；接触插塞，所述接触插塞位于保护层之间的有源区的部分去除的空间中；以及可变电阻图案，所述可变电阻图案与接触插塞的一部分耦接。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及一种，更具体而言，涉及一种利用自对准接触工艺的。
技术介绍
可变电阻存储器件利用根据外部激励来改变电阻值且在两种不同电阻状态之间变换这一特性来储存数据。可变电阻存储器件可以包括阻变随机存取存储器(ReRAM)、相变RAM (PCRAM)、自旋转移力矩 RAM (STT-RAM)等。图1是说明现有的可变电阻存储器件的布局的平面图。图2A至图2D是解释用于制造现有的可变存储器件的方法的截面图。所述截面图是沿着图1的线A-A’和B-B’截取的。参见图2A，在半导体衬底10之上形成沿着A-A’方向延伸的线形隔离层15，由此限定出有源区IOA0随后，将栅极线20形成为经由有源区IOA和隔离层15沿着B_B’方向延伸。在栅极线20之上形成栅极线保护层25。参见图2B，在所得结构之上形成第一绝缘层30。然后，部分地刻蚀第一绝缘层30以形成暴露出有源区IOA的第一接触孔。在第一接触孔中形成第一接触插塞35。第一接触插塞35包括欧姆接触层35A和在欧姆接触层35A之上的金属层35B。参见图2C，在第一绝缘层30和第一接触插塞35之上形成第二绝缘层40。然后，选择性地刻蚀第二绝缘层40以形成第二接触孔，所述第二接触孔暴露出要与以下将描述的源极线55耦接的第一接触插塞35。在第二接触孔中掩埋第二接触插塞45。在第二绝缘层40和第二接触插塞45之上形成第三绝缘层50。选择性地刻蚀第三绝缘层50以在暴露出第二接触插塞45的同时形成沿着与有源区IOA相同的方向延伸的线形沟槽。然后，在沟槽中掩埋源极线55。在源极线55之上形成源极线保护层60。此时，应将源极线55形成预定的高度或更高，以防止线电阻的增加。参见图2D，在所得结构之上形成第四绝缘层65。形成第三接触插塞70以穿通第四绝缘层65与第一接触插塞35的一部分耦接。随后，在第三接触插塞70之上形成可变电阻图案75。在现有的可变电阻存储器件中，与构成可变电阻存储器件中的存储器单元的可变电阻图案75耦接的第三接触插塞70具有高的高宽比。因此，现有的可变电阻存储器件很难制造，且具有高电阻值。另外，由于掩模图案的未对准，接触电阻会快速地增大，或接触区域未被开放。
技术实现思路
本专利技术的一个实施例涉及一种，所述可变电阻存储器件减小形成存储器单元的可变电阻图案与成为晶体管的源极或漏极区的有源区之间的电阻。根据本专利技术的一个实施例，一种可变电阻存储器件包括:半导体衬底，所述半导体衬底具有由沿一个方向延伸的隔离层限定的有源区；栅极线，所述栅极线经由隔离层和有源区沿与隔离层交叉的另一个方向延伸；保护层，所述保护层位于栅极线之上；接触插塞，所述接触插塞位于保护层之间的有源区的部分去除的空间中；以及可变电阻图案，所述可变电阻图案与接触插塞的一部分耦接。根据本专利技术的另一个实施例，一种用于制造可变电阻存储器件的方法包括以下步骤:提供具有有源区的半导体存储器件，所述有源区由沿着一个方向延伸的隔离层来限定；通过选择性地刻蚀隔离层和有源区，来形成沿着与隔离层交叉的方向延伸的沟槽；在沟槽中形成栅极线和在栅极线之上的保护层；通过部分地刻蚀保护层之间的有源区来形成接触孔；在接触孔中形成接触插塞；以及形成与接触插塞的一部分耦接的可变电阻图案。根据本专利技术的另一个实施例，一种半导体器件包括:可变电阻图案，所述可变电阻图案被配置成非易失性地储存数据；位线，所述位线被配置成将数据传递到可变电阻图案或从可变电阻图案传递数据；字线，所述字线被配置成控制位线与可变电阻图案之间的数据传递，所述字线包括位于半导体衬底的顶表面之下的水平处的掩埋的栅极线；以及源极线，所述源极线被配置成将操作电压供应给可变电阻图案，其中，字线与可变电阻图案之间的物理距离里比字线与位线之间的物理距离短。附图说明图1是说明现有的可变电阻存储器件的布局的平面图。图2A至图2D是解释用于制造现有的可变电阻存储器件的方法的截面图。图3是说明根据本专利技术的一个实施例的可变电阻存储器件的布局的平面图。图4A至41是解释根据本专利技术的一个实施例的的截面图。图5是解释根据本专利技术的一个实施例的的截面图。图6是利用根据本专利技术的一个实施例的可变电阻存储器件的信息处理系统的框图。具体实施例方式下面将参照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以用不同的方式实施，而不应解释为限定为本专利技术所提供的实施例。确切地说，提供这些实施例是为了使本公开清楚且完整，并向本领域技术人员充分传达本专利技术的范围。在本公开中，相同的附图标记在本专利技术的不同附图与实施例中表示相同的部分。图3是说明根据本专利技术的一个实施例的可变电阻存储器件的布局的平面图。图4A至图41是解释根据本专利技术的一个实施例的的截面图。具体地，图41是根据本专利技术的实施例的可变电阻存储器件的截面图。图4A和4H是说明用于制造图41的器件的中间工艺的截面图。所述截面图是沿着图3的线A-A’和B-B’截取的。参见图4A，在半导体衬底100之上形成沿着A-A’方向延伸的线形掩模图案(未示出)。利用掩模图案作为刻蚀掩模来部分地刻蚀半导体衬底100，由此形成多个隔离沟槽Tl。半导体衬底100可以包括单晶硅衬底。多个隔离沟槽Tl被布置成彼此平行。通过旋涂电介质(spin on dielectric, SOD)、高的高宽比工艺(high aspectratio process, HARP)以及高密度等离子体(high density plasma, HDP)中的一种或更多种方法，在形成有隔离沟槽Tl的半导体衬底100之上形成相对于半导体衬底100具有刻蚀选择性的绝缘材料。将绝缘材料形成到填充隔离沟槽Tl的厚度。然后，通过执行诸如化学机械抛光(CMP)的平坦化工艺直到暴露出半导体衬底100的顶表面来形成隔离层105。此夕卜，根据这个工艺的结果，由隔离层105限定出有源区100A。有源区100A可以包括晶体管的源极或漏极区。具体地，可以将有源区100A的宽度设定成比栅极线的宽度大。在这种情况下，会增大在晶体管中流动的电流的大小。可以减小寄生电阻以充分地保证储存在由可变电阻图案形成的存储器单元中的数据的感测余量。参见图4B，在有源区100A和隔离层105之上形成沿B_B’方向延伸的线形掩模图案(未示出)。利用掩模图案作为刻蚀掩模来部分地刻蚀有源区100A和隔离层105，由此形成多个栅极线沟槽T2。可以将多个栅极线沟槽T2布置成平行。考虑到随后工艺的困难程度，例如，从上方观察时，可以将多个栅极线沟槽T2形成为以60°至120°的角与有源区100A交叉。在栅极线沟槽T2的表面上形成栅电介质层(未示出)。形成栅极线110以部分地填充栅极线沟槽T2。栅电介质层可以包括例如氧化硅(Si02)、硅氧氮化物(SiOxNy)或高k薄膜。具体地，可以根据以下工艺来形成栅极线110。首先，在栅电介质层上保形地(conformally)沉积诸如氮化钛(TiN)的金属氮化物以便形成势鱼金属。将诸如鹤(W)、铜(Cu)或铝(Al)的金属材料，或具有低的特定电阻的碳化合物沉积到填充栅极线沟槽T2的厚度，由此形成栅导电层(未示出)。然后，执行诸如CMP的平坦化工艺直到暴露出有源区100A的顶表面。另外，回蚀栅导电层以形成掩埋的栅极线110。在栅极线1本文档来自技高网...

【技术保护点】
一种可变电阻存储器件，包括：半导体衬底，所述半导体衬底具有由沿一个方向延伸的隔离层限定的有源区；栅极线，所述栅极线经由所述隔离层和所述有源区，沿与所述隔离层交叉的另一个方向延伸；保护层，所述保护层位于所述栅极线之上；接触插塞，所述接触插塞位于所述保护层之间的所述有源区的部分去除的空间中；以及可变电阻图案，所述可变电阻图案与所述接触插塞的一部分耦接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宋锡杓，郑星雄，郑璲钰，金东准，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：