一种电源芯片输出电压纹波抑制电路制造技术

本实用新型专利技术公开了一种电源芯片输出电压纹波抑制电路，其包括：电源输入端、电源输出端、基准电源端、地端；以及开关模块，串接在电源输入端与电源输出端之间，用以稳定电源输出、增大电流驱动能力；电压基准模块，连接电源输入端、基准电源端和开关模块，用以提供基准电压；泄放模块，连接电源输出端、地端和电压基准模块，用以将电源输出端上的输出电压与基准电压比较，在输出电压大于基准电压时将电源输出端的电流对地端泄放。与现有技术相比，本实用新型专利技术对电源芯片输出电压的波峰进行电流泻放，有效地抑制了电压纹波，使得输出电压更为均衡稳定。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及稳压电路，尤其涉及一种检测电源芯片输出电压，对纹波电压进行抑制，使输出电压幅值更为稳定的电路。
技术介绍
电源芯片在电路系统中应用广泛，其主要功能是为电路系统提供稳定的电压，常用的开关电源芯片，如boost/buck型DC-DC、charge-pump DC-DC,其优点为电源效率高,缺点为输出电压纹波大。业内亟需开发一种电路，对电源芯片输出电压的纹波进行抑制，使输出电压幅值更为均衡稳定。
技术实现思路
本技术是要解决现有技术的上述问题，提出一种电源芯片输出电压纹波抑制电路。为解决上述技术问题，本技术提出的技术方案是设计一种电源芯片输出电压纹波抑制电路，其包括:电源输入端、电源输出端、基准电源端、地端；以及开关模块，串接在电源输入端与电源输出端之间，用以稳定电源输出、增大电流驱动能力；电压基准模块，连接电源输入端、基准电源端和开关模块，用以提供基准电压；泄放模块，连接电源输出端、地端和电压基准模块，用以将电源输出端上的输出电压与基准电压比较，在输出电压大于基准电压时将电源输出端的电流对地端泄放。所述开关模块包括第一运算放大器、第一 PMOS管；电压基准模块包括第二运算放大器、第二 PMOS管、第一电阻、第二电阻；泄放模块包括第一比较器、第三NMOS管；其中第一运算放大器正向输入端接电源输出端，反向输入端接第二运算放大器正向输入端，输出端接第一 PMOS管栅极，第一 PMOS管漏极接电源输入端，源极接电源输出端；第二运算放大器反向输入端接基准电源端，正向输入端接第一电阻和第二电阻的一端，输出端接第二PMOS管栅极，第二 PMOS管漏极接电源输入端，源极接第一电阻的另一端，第二电阻的另一端接地端；第一比较器正向输入端接电源输出端，反向输入端接第二 PMOS管源极，输出端接第三NMOS管栅极，第三NMOS管漏极接电源输出端，源极接地端。所述电源输出端与地端之间并接第一电容。与现有技术相比，本技术对电源芯片输出电压的波峰进行电流泻放，有效地抑制了电压纹波，使得输出电压更为均衡稳定。以下结合附图和实施例对本技术作出详细的说明，其中:附图说明图1为本技术较佳实施例的原理框图；图2为本技术较佳实施例的电路图；图3为图1所示电路的内部信号与输入电压、输出电压波形图。具体实施方式本技术的目的在于提出一种电压纹波抑制电路，检测电源芯片的输出电压，在波纹电压过高时，通过对电源芯片输出端的电流泻放抑制输出电压的纹波。参看图1，其包括:电源输入端、电源输出端、基准电源端、地端；以及开关模块，串接在电源输入端与电源输出端之间，用以稳定电源输出、增大电流驱动能力；电压基准模±夹，连接电源输入端、基准电源端和开关模块，用以提供基准电压；泄放模块，连接电源输出端、地端和电压基准模块，用以将电源输出端上的输出电压与基准电压比较，在输出电压大于基准电压时将电源输出端的电流对地端泄放。参看图2示出的较佳实施例，开关模块包括第一运算放大器101、第一 PMOS管M2 ；电压基准模块包括第二运算放大器102、第二 PMOS管M3、第一电阻R1、第二电阻R2 ;泄放模块包括第一比较器103、第三NMOS管Ml ;其中第一运算放大器正向输入端接电源输出端V0UT，反向输入端接第二运算放大器正向输入端，输出端接第一 PMOS管栅极，第一 PMOS管漏极接电源输入端VDD，源极接电源输出端；第二运算放大器反向输入端接基准电源端VREF，正向输入端接第一电阻Rl和第二电阻R2的一端，输出端接第二 PMOS管栅极，第二PMOS管漏极接电源输入端，源极接第一电阻的另一端，第二电阻的另一端接地端；第一比较器103正向输入端接电源输出端，反向输入端接第二 PMOS管源极，输出端接第三NMOS管栅极，第三NMOS管漏极接电源输出端，源极接地端。在较佳实施例中，电源输出端与地端之间并接第一电容C0UT,以稳定输出电压。图3显示的是电路内部信号与输入电压、输出电压波形图，下面结合该图阐述针技术的工作原理:第二运算放大器102、第二 PMOS管M3、第一电阻R1、第二电阻R2构成偏置电路，环路稳定时，VR2 = VREF (2.1)VR\ = VREF(\+^) ) 第一运算放大器101，第一 PMOS管M2构成电源输出级，为VOUT提供较大的输出电流，环路稳定时，VOUT = VR2 (2.3)VDD为电源芯片charge pump DC-DC的输出电压，其具有较大的电压纹波。VREF为电源芯片提供的基准电源，是作为理想电压的参考值，无带负载能力。功率PMOS管M2的具有较大的W/L，其栅极寄生电容CP较大。当VDD增大时，由于CP的存在，M2的栅极电压VG上升缓慢，M2的栅源极电压VGS增大，流过M2的增大，VOUT上升，纹波增大。当VOUT的电压大于VRl时，第一比较器的输出为高电平，NMOS管Ml开启，经过Ml泻放电流，VOUT电压降低，VOUT电压低于VRl时，比较器的输出为低电平，Ml关断，停止电流泻放，达到抑制VOUT输出电压的纹波的目的。以上实施例仅为举例说明，非起限制作用。任何未脱离本申请精神与范畴，而对其进行的等效修改或变更，均应包含于本申请的权利要求范围之中。本文档来自技高网...

【技术保护点】
一种电源芯片输出电压纹波抑制电路，其特征在于，包括：电源输入端、电源输出端、基准电源端、地端；以及开关模块，串接在电源输入端与电源输出端之间，用以稳定电源输出、增大电流驱动能力；电压基准模块，连接电源输入端、基准电源端和开关模块，用以提供基准电压；泄放模块，连接电源输出端、地端和电压基准模块，用以将电源输出端上的输出电压与基准电压比较，在输出电压大于基准电压时将电源输出端的电流对地端泄放。

【技术特征摘要】
1.一种电源芯片输出电压纹波抑制电路，其特征在于，包括:电源输入端、电源输出端、基准电源端、地端；以及 开关模块，串接在电源输入端与电源输出端之间，用以稳定电源输出、增大电流驱动能力； 电压基准模块，连接电源输入端、基准电源端和开关模块，用以提供基准电压； 泄放模块，连接电源输出端、地端和电压基准模块，用以将电源输出端上的输出电压与基准电压比较，在输出电压大于基准电压时将电源输出端的电流对地端泄放。2.如权利要求1所述的电源芯片输出电压纹波抑制电路，其特征在于:所述开关模块包括第一运算放大器、第一 PMOS管；电压基准模块包括第二运算放大器、第二 PMOS管、第一电阻、第二电阻；泄放模块包括第一比较器、...

【专利技术属性】
技术研发人员：王新亚，吴晓勇，
申请(专利权)人：深圳国微技术有限公司，
类型：实用新型
国别省市：