模拟装置、方法以及程序制造方法及图纸

能够高速且高精度地执行对流水线处理进行控制的CPU的性能模拟。模拟装置（1）的代码变换部（11）在目标CPU执行程序时以分割后的各块检测受到外部环境影响的外部依赖指令，预测外部依赖指令的执行结果，并模拟预测结果下的指令执行，根据其模拟结果来生成编入了性能模拟用代码的主代码。模拟执行部（12）利用主代码针对程序的预测结果下的指令执行进行性能模拟，当在执行中外部依赖指令的执行结果与预测结果的设定不同时，使用在该指令前后执行的指令的执行时间等对预测结果下的指令的执行时间进行修正。模拟信息收集部（13）收集并输出性能模拟信息。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及针对被虚拟模型化的系统中的处理器的指令执行，取得性能或者电力的模拟信息的处理技术。
技术介绍
在系统复杂化、一般为搭载多个处理器(例如CPU)的多核构成的当前状况下，针对各核(CPU)的功能、性能、电力等的模拟处理，要求实现更高的处理速度和处理精度。在功能、性能、消耗电力的模拟中，作为将成为评价对象的目标CPU从在主CPU中动作时的目标CPU的指令代码(目标代码)向主CPU的指令代码(主代码)变换的手法，公知采用解释器(interpreter)方式或者JIT (Just-1n-Time)编译器(compiler)方式。在基于JIT编译器方式的模拟中，针对作为模拟对象的目标CPU，将在执行过程中的程序中出现的目标CPU的指令置换成执行模拟的主CPU的指令，之后执行该置换后的指令。因此，JIT编译器方式的处理比解释器方式的处理速度快，在CPU的功能模拟中，尤其在被要求高速性的情况下，采用了 JIT编译方式。还提出了采用JIT编译器方式的CPU的性能模拟。但是，在各单元能够按时钟独立动作，并逐个投入指令且并列执行的流水线(pipeline)处理的控制中，由于CPU的内部状态本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：池敦，大卫·撒奇，
申请(专利权)人：富士通株式会社，
类型：
国别省市：