自适应死时间控制制造技术

本发明专利技术涉及自适应死时间控制。一种DC-DC转换器包括串联连接于电源电压和地之间并由PWM脉冲驱动的第一和第二晶体管。晶体管的连接点连接至与负载串联连接的电感。第一定时模块确定所述连接点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差。第二定时模块确定所述第一信号的第二边沿与所述第二信号的第二边沿之间的第二时间差。所述第二信号的所述第一和第二边沿分别对应于所述PWM脉冲中的一个脉冲的第一和第二边沿。延迟模块分别基于所述第一和第二时间差来延迟所述第二信号的所述第一和第二边沿。

【技术实现步骤摘要】

本公开总体涉及DC-DC电压转换器，并且更具体地涉及DC-DC电压转换器中的死时间(dead time)控制。
技术介绍
于此提供的背景描述是用于总体介绍本公开的内容的目的。当前指定的专利技术人的工作，在此
技术介绍
部分中描述的程度上，以及在提出时否则将不被当做现有技术的说明书的方面，既没有清楚地也没有隐含地被承认是本公开的现有技术。现在参照图1A和1B，示出了 DC-DC转换器(以下，转换器)100。在图1A中，转换器100包括控制模块102、死时间控制模块103、高侧开关Ths、低侧开关IYs、感应器L、电容器Cwt、以及负载104。高侧开关Ths和低侧开关IYs (共同地开关)串联连接。控制模块102生成控制开关的开和关时间的PWM脉冲。死时间控制模块103控制开关的死时间(以下解释的)。感应器L连接至开关的连接点并且如所示地与电容器Cwt串联连接。负载104如所示地并联连接至电容器(；ut。转换器100接收输入电压Vdd并跨负载104输出输出电压V-。在图1B中，当高侧开关Ths开通而低侧开关IYs关断时，感应器电流Il增大，且当高侧开关Ths关断而低侧开关IYs开通时，感应器电流込减小。开关的连接点处的电压Vu如图1B中所示地随时间t变化。断开(即关断)一个开关(例如，高侧开关Ths)与闭合(SP，开通)另一开关(例如，低侧开关IYs)之间的时间间隔称为死时间并且由图1B中的虚线圆所示。分别与高侧开关Ths和低侧开关IYs集成的体二极管Dhs和Dls在死时间期间导通，引起功率损耗。在反向恢复期间也发生功率损耗。归因于体二极管的导通和反向恢复的功率损耗在PWM脉冲的高切换频率以及转换器的低输出电压(Vrat)处是显著的。因此需要最小化死时间以减小功率损耗。现在参照图2A-2C，示出了转换器的不同操作模式以及对应的死时间。例如，在图2A中，转换器以具有重负载的降压连续导通模式(CCM)操作，其中感应器电流k总是正的。在图2B中，转换器以具有轻负载的降压或升压强制CCM操作，其中感应器电流k能够是正的或负的。在图2C中，转换器以具有重负的升压CCM操作，其中感应器电流込总是负的。在每一个模式中，需要最小化所示的死时间以减小功率损耗。
技术实现思路
图5A中所示的DC-DC转换器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子。所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感。第一定时模块确定所述节点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差。所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿。第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第一晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差。所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿。延迟模块基于所述第一时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿。图5B中所示的DC-DC转换器包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子。所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感。第一定时模块确定所述节点处的第一信号的第一边沿与所述第二晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差。所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿。第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第二晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差。所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿。延迟模块基于所述第一时间差来延迟所述第二晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第二晶体管的所述控制端子处的所述第二信号的所述第二边沿。图5C中所示的DC-DC转换器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子。所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感。第一定时模块确定所述节点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差。所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿。第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第一晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差。所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿。第三定时模块确定所述节点处的所述第一信号的所述第一边沿与所述第二晶体管的所述控制端子处的第三信号的第一边沿之间的第三时间差。所述第三信号的所述第一边沿对应于所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。第一延迟模块基于所述第一时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿。第二延迟模块基于所述第三时间差来延迟所述第二晶体管的所述控制端子处的所述第三信号的所述第一边沿，并且不延迟所述第二晶体管的所述控制端子处的所述第三信号的第二边沿，其中，所述第三信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。图ro中所示的DC-DC转换器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子。所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感。第一定时模块确定所述节点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差。所述第二信号的所述第一边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第一边沿。第二定时模块确定所述节点处的所述第一信号的所述第一边沿与所述第二晶体管的所述控制端子处的第三信号的第一边沿之间的第二时间差。所述第三信号的所述第一边沿对应于所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。第三定时模块确定所述节点处的所述第一信号的第二边沿与所述第二晶体管的所述控制端子处的所述第三信号的第二边沿之本文档来自技高网...

【技术保护点】
一种DC?DC转换器，包括：第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均由脉冲宽度调制（PWM）脉冲驱动并且均具有第一端子和第二端子以及控制端子，其中，所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感；第一定时模块，所述第一定时模块确定所述节点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差，其中，所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿；第二定时模块，所述第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第一晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差，其中，所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿；以及延迟模块，所述延迟模块基于所述第一时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿。

【技术特征摘要】
2011.12.07 US 61/567,938;2012.11.19 US 13/680,3641.一种DC-DC转换器，包括: 第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子，其中，所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感； 第一定时模块，所述第一定时模块确定所述节点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差，其中，所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿； 第二定时模块，所述第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第一晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差，其中，所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿；以及延迟模块，所述延迟模块基于所述第一时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿。2.如权利要求1所述的DC-DC转换器，其中: 所述第一晶体管和所述第二晶体管分别是PMOS晶体管和NMOS晶体管； 所述节点处的所述第一信号的所述第一边沿和所述第二边沿分别是下降沿和上升沿； 所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿和所述第二边沿分别是上升沿和下降沿；并且 所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿和所述第二边沿分别是下降沿和上升沿。3.如权利要求1所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿发生于第一时间，且所述节点处的所述第一信号的所述第一边沿发生于比所述第一时间晚的第二时间时，所述电压增大，并且其中，所述电压增大的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的增大的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。4.如权利要求1所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿发生于第一时间，且所述节点处的所述第一信号的所述第一边沿发生于比所述第一时间早的第二时间时，所述电压减小，并且其中，所述电压减小的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的减小的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。5.如权利要求1所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿发生于第一时间，且所述节点处的所述第一信号的所述第二边沿发生于比所述第一时间晚的第二时间时，所述电压增大，并且其中，所述电压增大的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的增大的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。6.如权利要求1所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿发生于第一时间，且所述节点处的所述第一信号的所述第二边沿发生于比所述第一时间早的第二时间时，所述电压减小，并且其中，所述电压减小的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的减小的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。7.一种DC-DC转换器，包括: 第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子，其中，所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感； 第一定时模块，所述第一定时模块确定所述节点处的第一信号的第一边沿与所述第二晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差，其中，所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿； 第二定时模块，所述第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第二晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差，其中，所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿；以及 延迟模块，所述延迟模块基于所述第一时间差来延迟所述第二晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第二晶体管的所述控制端子处的所述第二信号的所述第二边沿。8.如权利要求7所述的DC-DC转换器，其中: 所述第一晶体管和所述第二晶体管分别是PMOS晶体管和NMOS晶体管； 所述节点处的所述第一信号的所述第一边沿和所述第二边沿分别是上升沿和下降沿； 所述第二晶体管的所述控制端子处的所述第二信号的所述第一边沿和所述第二边沿分别是下降沿和上升沿；并且 所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿和所述第二边沿分别是上升沿和下降沿。9.如权利要求7所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第二晶体管的所述控制端子处的所述第二信号的所述第一边沿发生于第一时间，且所述节点处的所述第一信号的所述第一边沿发生于比所述第一时间晚的第二时间时，所述电压增大，并且其中，所述电压增大的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的增大的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。10.如权利要求7所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第二晶体管的所述控制端子处的所述第二信号的所述第一边沿发生于第一时间，且所述节点处的所述第一信号的所述第一边沿发生于比所述第一时间早的第二时间时，所述电压减小，并且其中，所述电压减小的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的减小的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。11.如权利要求7所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第二晶体管的所述控制端子处的所述第二信号的所述第二边沿发生于第一时间，且所述节点处的所述第一信号的所述第二边沿发生于比所述第一时间晚的第二时间时，所述电压增大，并且其中，所述电压增大的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的增大的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。12.如权利要求7所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第二晶体管的所述控制端子处的所述第二信号的所述第二边沿发生于第一时间，且所述节点处的所述第一信号的所述第二边沿发生于比所述第一时间早的第二时间时，所述电压减小，并且其中，所述电压减小的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述延迟模块基于所述电压的减小的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。13.一种DC-DC转换器，包括: 第一晶体管和第二晶体管， 所述第一晶体管和所述第二晶体管均由脉冲宽度调制(PWM)脉冲驱动并且均具有第一端子和第二端子以及控制端子，其中，所述第一晶体管的所述第一端子连接至电源电压，所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子连接至节点，所述第二晶体管的所述第二端子连接至地，并且所述节点连接至与负载串联连接的电感； 第一定时模块，所述第一定时模块确定所述节点处的第一信号的第一边沿与所述第一晶体管的所述控制端子处的第二信号的第一边沿之间的第一时间差，其中，所述第二信号的所述第一边沿对应于所述PWM脉冲中的一个PWM脉冲的第一边沿； 第二定时模块，所述第二定时模块确定所述节点处的所述第一信号的第二边沿与所述第一晶体管的所述控制端子处的所述第二信号的第二边沿之间的第二时间差，其中，所述第二信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的第二边沿； 第三定时模块，所述第三定时模块确定所述节点处的所述第一信号的所述第一边沿与所述第二晶体管的所述控制端子处的第三信号的第一边沿之间的第三时间差，其中，所述第三信号的所述第一边沿对应于所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿；第一延迟模块，所述第一延迟模块基于所述第一时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿，并且基于所述第二时间差来延迟所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿；以及 第二延迟模块，所述第二延迟模块基于所述第三时间差来延迟所述第二晶体管的所述控制端子处的所述第三信号的所述第一边沿，并且不延迟所述第二晶体管的所述控制端子处的所述第三信号的第二边沿，其中，所述第三信号的所述第二边沿对应于所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。14.如权利要求13所述的DC-DC转换器，其中: 所述第一晶体管和所述第二晶体管分别是PMOS晶体管和NMOS晶体管； 所述节点处的所述第一信号的所述第一边沿和所述第二边沿分别是下降沿和上升沿； 所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿和所述第二边沿分别是上升沿和下 降沿； 所述第二晶体管的所述控制端子处的所述第三信号的所述第一边沿和所述第二边沿分别是上升沿和下降沿；并且 所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿和所述第二边沿分别是下降沿和上升沿。15.如权利要求13所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿发生于第一时间，且所述节点处的所述第一信号的所述第一边沿发生于比所述第一时间晚的第二时间时，所述电压增大，并且其中，所述电压增大的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述第一延迟模块基于所述电压的增大的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。16.如权利要求13所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第一边沿发生于第一时间，且所述节点处的所述第一信号的所述第一边沿发生于比所述第一时间早的第二时间时，所述电压减小，并且其中，所述电压减小的量与所述第一时间和所述第二时间之间的差成比例；并且其中，所述第一延迟模块基于所述电压的减小的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第一边沿。17.如权利要求13所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿发生于第一时间，且所述节点处的所述第一信号的所述第二边沿发生于比所述第一时间晚的第二时间时，所述电压增大，并且其中，所述电压增大的量与所述第一时间和所述第二时间之间的差成比例；并且 其中，所述第一延迟模块基于所述电压的增大的所述量来延迟所述PWM脉冲中的所述一个PWM脉冲的所述第二边沿。18.如权利要求13所述的DC-DC转换器，还包括: 输出电压的电荷泵； 其中，当所述第一晶体管的所述控制端子处的所述第二信号的所述第二边沿发生于第一时间，且所述节点处的所述第一信号的所述第二边沿发生于比所述第一时间早的第二时间时，所述电压减小，并且其中，所述电压减小的量与所...

【专利技术属性】
技术研发人员：S·M·扎克，B·A·米瓦，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：