一种基于CMMB的RS编码系统技术方案

本实用新型专利技术公开了一种基于CMMB的RS编码系统，系统包括：SDRAM控制器、字节交织器、内部存储器和RS编码器，所述的SDRAM控制器依次与字节交织器、内部存储器以及RS编码器连接。本实用新型专利技术一种基于CMMB的RS编码系统及其实现方法有效地节省FPGA内部资源和减少其运算量，使得在解决了FPGA的时序问题的同时，还可以使用低端的FPGA进行设计，在复杂的环境下也能正常工作。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及通信领域，尤其涉及一种基于CMMB的RS编码系统。
技术介绍
目前，现有技术中的RS编码器是使用组合逻辑实现的，而且要求使用高端的FPGA。因为使用纯组合逻辑电路时，RS编码需要大量的组合逻辑设计，而FPGA对时序的要求比较高，大量的组合逻辑电路会导致时序问题，特别是复杂的环境中。高端的FPGA可以缓解大量组合逻辑带来的时序问题，但是处理时钟的时候也会因此受到限制。因为如果采用时序电路，从理论分析得到的RS编码的编码速率是数据速率的3倍，也就是说，如果数据速率是60M-100M，那么编码速率要接近300M，这对FPGA来说是有难度的，只能降低处理时钟，既影响了效率，同时还是多时钟处理。
技术实现思路
本技术的目的是提供一种能在统一时钟处理下，采用时序逻辑来实现的基于CMMB的RS编码系统。为了解决上述技术问题，本技术所采用的技术方案是:一种基于CMMB的RS编码系统，包括SDRAM控制器、字节交织器、内部存储器和RS编码器，所述的SDRAM控制器依次与字节交织器、内部存储器以及RS编码器连接。作为所述的一种基于CMMB的RS编码系统的进一步改进，所述的RS编码器包括读取器和生成器本文档来自技高网...

【技术保护点】
一种基于CMMB的RS编码系统，其特征在于：包括SDRAM控制器、字节交织器、内部存储器和RS编码器，所述的SDRAM控制器依次与字节交织器、内部存储器以及RS编码器连接。

【技术特征摘要】
1.一种基于CMMB的RS编码系统，其特征在于:包括SDRAM控制器、字节交织器、内部存储器和RS编码器，所述的SDRAM控制器依次与字节交织器、内部存储器以及RS编码器连接。2.根据权利要求1所述的一种基于CMMB的RS编码系统，...

【专利技术属性】
技术研发人员：郝禄国，杨建坡，曾文彬，余嘉池，方壮潮，
申请(专利权)人：奥维通信股份有限公司，
类型：实用新型
国别省市：