多终点建立时间违规修复后的电路制造技术

本实用新型专利技术涉及电子领域，公开了一种多终点建立时间违规修复后的电路。本实用新型专利技术中，针对建立时间违规的时序路径的公共路径，进行了优化，尽量不改动各时序路径的非公共路径上的电路器件。由于减少了需要优化的电路逻辑，同时对多终点的路径进行优化，即采用优化一条时序路径，达到同时改善多条终点时序路径的效果。从而实现节省芯片面积，节省功耗，节约成本的效果，同时对传统流程改动也不大。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子领域，特别涉及多终点建立时间违规电路的修复。
技术介绍
对于多终点建立时间违规的电路，传统设计的解决方案为:对建立时间不能满足时限要求的时序路径，随机地对该时序路径上的电路器件进行优化，减少延迟，以达到建立时间的要求。比如说，如图1所示，多终点建立时间违规修复前的电路(即原始电路)中，包含2条时序路径，寄存器I至寄存器3 (简称为路径I)、寄存器2至寄存器4 (简称为路径2)。路径I中包含逻辑电路1、逻辑电路5与逻辑电路3 ;路径2中包含逻辑电路2、逻辑电路5与逻辑电路4。在对建立时间违规的路径I与路径2进行修复时，现有的方案是对这2条路径进行独立的修复，如优化路径I中所包含逻辑电路3(优化后的逻辑电路为逻辑电路3’)，优化路径2中所包含逻辑电路4 (优化后的逻辑电路为逻辑电路4’)，使得多终点建立时间违规修复后的电路中，路径I与路径2均满足时序路径的建立时间要求。然而，上述这种方案由于是独立地在每个违规建立路径下都进行时序优化，缩短器件延迟，因此需要改动比较多的逻辑，造成静态时序收敛叠代次数比较多，所需要的器件也比较多，后续验证流程比较长，即存在浪费芯片面积，功耗大本文档来自技高网...

【技术保护点】
一种多终点建立时间违规修复后的电路，包含由寄存器和逻辑电路组成的至少两条时序路径，其特征在于：?所述各时序路径之间存在公共路径；所述公共路径上的电路器件的延迟时长小于预设门限；?所述各时序路径的非公共路径上仍存在允许减小延迟的电路器件。

【技术特征摘要】
1.一种多终点建立时间违规修复后的电路，包含由寄存器和逻辑电路组成的至少两条时序路径，其特征在于: 所述各时序路径之间存在公共路径；所述公共路径上的电路器件的延迟时长小于预设门限； 所述各时序路径的非公共路径上仍存在允许减小延迟的电路器件。2.根据权利要求1所述的多终点建立时间违规修复后的电路，其特征在于， 所述预设门限根据所述各时序...

【专利技术属性】
技术研发人员：李长征，
申请(专利权)人：上海宇芯科技有限公司，
类型：实用新型
国别省市：