一种CMOS电路结构、OLED及显示装置制造方法及图纸

本实用新型专利技术公开了一种CMOS电路结构、OLED及显示装置，在CMOS电路结构中PMOS区域为LTPS TFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。并且，由于采用氧化物材料制作NMOS区域的NMOS半导体层，仅需要对PMOS区域的PMOS半导体层进行结晶化，也能延长激光管的使用寿命，降低生产成本。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电路制造
，尤其涉及一种CMOS电路结构、OLED及显示装置。
技术介绍
互补金属氧化物半导体(CMOS,Complementary Metal Oxide Semiconductor)由P 型沟道金属氧化物半导体(PM0S, Positive channel Metal Oxide Semiconductor)和 N型沟道金属氧化物半导体(NM0S, Negative channel-Metal-Oxide-Semiconductor)共同构成。目前,一般都是采用低温多晶娃(LTPS, Low Temperature Poly-silicon)技术分别制备CMOS电路中PMOS区域和NMOS区域的半导体层，其制备工艺相对复杂，具体工艺步骤如下:步骤1:在衬底基板01之上，利用一次构图工艺形成位于PMOS区域A的PMOS半导体层02的图形，以及位于NMOS区域B的NMOS半导体层03的图形，如图1a所示；其中，PMOS半导体层02和NMOS半导体层03的制备过程具体为:在衬底基板01上形成一层a-Si材料，经过激光晶化后形成的多晶硅材料，然后通过一次构图工艺利用多晶硅形成PMOS半导体层02和NMOS半导体层03的图形。步骤2:在PMOS半导体层02和NMOS半导体层03上形成栅绝缘层04，并在栅绝缘层04上沉积栅极材料，通过一次构图工艺形成位于PMOS区域A内的PMOS栅极05的图形，以及位于NMOS区域B内的NMOS栅极06的图形，如图1b所示；步骤3:对PMOS半导体层01进行P型离子掺杂，具体地，在NMOS栅极06上通过一次构图工艺形成覆盖NMOS区域B的掺杂阻挡层07的图形，如图1c ;然后，对具有掺杂阻挡层07的衬底基板01注入P型离子，在PMOS半导体层01没有被PMOS栅极05遮挡的区域形成P型掺杂多晶硅，如图1d ;在注入P型离子后，剥离掺杂阻挡层07。步骤4:对NMOS半导体层02进行N型离子掺杂，其具体工艺和P型离子掺杂相同，在此不做详述；步骤5:对NMOS半导体层依次进行LDD掺杂以及Ch掺杂工艺，由于LDD掺杂以及Ch掺杂工艺与P型离子掺杂工艺类似，在此不做详述；步骤6:在PMOS栅极和NMOS栅极上利用一次构图工艺形成层间介质层08的图形，如图1e所示；步骤7:在层间介质层08上利用一次构图工艺形成位于PMOS区域A内的PMOS源漏极09的图形，以及位于NMOS区域B内的匪OS源漏极10的图形，如图1f所示。具体地，上述CMOS电路在应用于OLED面板时，在完成上述步骤I至步骤7后，还需要执行如下步骤:步骤8:在PMOS源漏极09和NMOS源漏极10之上利用一次构图工艺形成钝化层11的图形，并在钝化层11上利用一次构图工艺形成平坦层12的图形，如图1g所示；步骤9:在平坦层上利用一次构图工艺形成作为阳极的像素层的图形，该像素层与PMOS源漏极的源极或漏极电性相连,如图1h所示；步骤10:在像素层上利用一次构图工艺形成像素限定层的图形，如图1i所示。在上述利用LTPS工艺制备CMOS电路的过程中，需要使用至少10次以上的光刻胶掩膜板和至少4次以上的掺杂工艺(P型离子掺杂、N型离子掺杂、LDD掺杂以及Ch掺杂)，制作流程复杂，生产成本较高，并且，在步骤I中需要将整层的a-Si材料激光结晶化，以得到多晶硅材料，长时间的激光结晶化过程会增加产品的生产成本，并且会降低激光管的使用寿命,也增加了生产成本。
技术实现思路
本技术实施例提供了一种CMOS电路结构、OLED及显示装置，用以优化现有技术中的CMOS电路结构并优化其制作工艺流程，降低生产成本。本技术实施例提供的一种CMOS电路结构，具有PMOS区域和NMOS区域，包括:依次位于衬底基板之上的PMOS半导体层、栅绝缘层、PMOS栅极和NMOS栅极、第一层间介质层、NMOS半导体层、第二层间介质层以及PMOS源漏极和NMOS源漏极，其中，所述PMOS半导体层、PMOS栅极和PMOS源漏极位于PMOS区域内；所述PMOS半导体层由P型掺杂多晶硅材料制成；所述NMOS半导体层、NMOS栅极和NMOS源漏极位于NMOS区域内；所述NMOS半导体层由氧化物材料制成。本技术实施例提供的一种0LED，包括本技术实施例提供的CMOS电路结构。本技术实施例提供的一种显示装置，包括本技术实施例提供的CMOS电路结构。本技术实施例的有益效果包括:本技术实施例提供的一种CMOS电路结构、OLED及显示装置，在CMOS电路结构中PMOS区域为LTPS TFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。另外，将NMOS区域设计成底栅型TFT结构，能在PMOS区域P型离子注入时省去设置掺杂阻挡层的步骤，简化了制作流程。并且，由于采用氧化物材料制作NMOS区域的NMOS半导体层，仅需要对PMOS区域的PMOS半导体层进行结晶化，也能延长激光管的使用寿命，降低生产成本。附图说明图1a-图1i为使用TLPS方法制备传统的CMOS电路结构时各步骤的示意图；图2为本技术实施例提供的CMOS电路结构的示意图；图3为本技术实施例提供的CMOS电路结构的制备方法的流程图；图4a_图4h为本技术实施例提供的在CMOS电路结构制备时各步骤的示意图。具体实施方式以下结合附图，对本技术实施例提供的CMOS电路结构、OLED及显示装置的具体实施方式进行详细地说明。附图中各区域的形状和大小不反映CMOS电路结构的真实比例，目的只是示意说明本
技术实现思路
。本技术实施例提供的一种CMOS电路结构，如图2所示，具有PMOS区域C和NMOS区域D，包括:依次位于衬底基板21之上的PMOS半导体层22、栅绝缘层23、PM0S栅极24和NMOS栅极25、第一层间介质层26、NM0S半导体层27、第二层间介质层28以及PMOS源漏极29和NMOS源漏极30，其中，PMOS半导体层22、PM0S栅极24和PMOS源漏极29位于PMOS区域A内；PM0S半导体层22由P型掺杂多晶硅材料制成；NMOS半导体层27、NM0S栅极25和NMOS源漏极30位于NMOS区域B内；NM0S半导体层27由氧化物材料制成。具体地，如图2所示，PMOS源漏极29通过过孔与PMOS半导体层22连接；NM0S源漏极30通过过孔与NMOS半导体层27连接。在本技术实施例提供的上述CMOS电路结构中，PMOS区域为LTPSTFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。另外，将NMOS区域设计成底栅型TFT结构，能在PMOS区域本文档来自技高网...

【技术保护点】
一种CMOS电路结构，具有PMOS区域和NMOS区域，其特征在于，包括：依次位于衬底基板之上的PMOS半导体层、栅绝缘层、PMOS栅极和NMOS栅极、第一层间介质层、NMOS半导体层、第二层间介质层以及PMOS源漏极和NMOS源漏极，其中，所述PMOS半导体层、PMOS栅极和PMOS源漏极位于PMOS区域内；所述PMOS半导体层由P型掺杂多晶硅材料制成；所述NMOS半导体层、NMOS栅极和NMOS源漏极位于NMOS区域内；所述NMOS半导体层由氧化物材料制成。

【技术特征摘要】
1.一种CMOS电路结构，具有PMOS区域和NMOS区域，其特征在于，包括:依次位于衬底基板之上的PMOS半导体层、栅绝缘层、PMOS栅极和NMOS栅极、第一层间介质层、NMOS半导体层、第二层间介质层以及PMOS源漏极和NMOS源漏极，其中， 所述PMOS半导体层、PMOS栅极和PMOS源漏极位于PMOS区域内；所述PMOS半导体层由P型掺杂多晶硅材料制成； 所述NMOS半导体层、NMOS栅极和NMOS源漏极位于NMOS区域内；所述NMOS半导体层由氧化物材料制成。2.如权利要求1所述的CMOS电路结构，其特征在于，所述氧化物材料为铟镓氧化锌IGZ0、氧化锌ZnO、氧化铟锌ΙΖ0、铟锡氧化锌ΙΤΖ0。3.如权利要求1所述的CMOS电路结构，其特征在于，还包括...

【专利技术属性】
技术研发人员：任章淳，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11